TDLTE技术培训加扰调制映射。解说.ppt

什么叫加扰？加扰的作用是什么？ LTE物理层进行数据处理的一般流程如下： 在实际的数字通信过程中，信息流在经过编码处理后，可能会出现连续的“0”或连续的“1”，这样破坏了“0”码和“1”码的平衡，这样将影响位同步的建立和保持，同时还存在同频干扰等。那该如何解决这些问题呢？ PS:位同步的过程：要求接收端根据发送端发送数据的起止时间和时钟频率，来校正自己的时间基准和时钟频率。位同步的目的是使每个码元得到最佳的解调和判决！ 加扰则是通过一个伪随机序列对输入的传送码流进行扰乱处理，二进制数字信息做“随机化”处理后变为伪随机序列，从而避免同频干扰这种情况的出现。 LTE中加扰的目的主要在于将干扰信号随机化，在发送端用小区专用扰码序列进行加扰，接收端再进行解扰，只有本小区内的UE才能根据本小区的ID形成的小区专用扰码序列对接收到的本小区内的信息进行解扰，这样可以在一定程度上减小邻小区间同频的干扰。这种将干扰进行随机化的方法虽然不能降低干扰的能量，但是能使干扰的特性近似白噪声。LTE对传输块的处理采用了比特加扰（bit??scrambling），比特加扰就是所有比特作为一个比特序列用同一个扰码序列进行加扰。 内容提要 LTE系统简介 什么叫加扰？加扰的作用是什么？ 如何实现对数据的加扰操作？ 什么叫调制映射？调制映射的作用是什么？ 如何对加扰后的数据实现调制映射操作？ 总结交流 如何实现对数据的加扰操作？ 加扰，是数字信号的加工处理方法。简单来说，就是用相同码率（注意不是频率）的序列（称为扰码，scramble code）与原始信号进行模2加（异或运算），从而得到新的信号。加扰操作过程如下图： 其中，扰码序列（也称伪随机序列）的生成在协议中有明确的规定！见TS 36.211-7.2节。 上述的c(n)就是我们用来与信息数据序列进行加扰用的伪随机序列了！ PS:在接收端做解扰的操作是类似发送端的！ * 实现对数据加扰步骤 1.方案设计：一定要认真分析和理解协议的规定或要求，可以查阅相关文档（主要是一些学术论文或者研究报告等等）并结合自己的设计思路给出一个合适的设计方案。 对于加扰的方案设计，首先对加扰在协议的中定义进行剖析：发现其中的关键词是—伪随机序列、Gold序列、核心的3个式子以及相关参数。那么我们可以先去了解一下什么伪随机序列、Gold序列的定义、作用及如何生成的（这些在网上或相关文献上有比较清楚的介绍），然后就要认真分析核心3个式子了，尽量从他的公式定义中还原到实际的操作过程。当对这个操作过程比较清楚了，就可以相应的给出一个实现方案。 加扰实现方案举例: 2.概要设计：在方案设计的基础上进行更进一步的模块化设计，自顶层模块开始划分，包括分成几个子模块、每个子模块的作用、每个子模块的输入输出管脚的定义、模块之间的逻辑关系、数据关系等等。 * 实现对数据加扰步骤 例如整个加扰模块的话可以分成：顶层模块、M2序列初始化模块、M序列组生成模块、扰码生成模块和数据加扰模块。 每一个子模块的输入输出管脚的定义、模块之间的逻辑关系、时序关系等等都必须是基于你之前所做的设计方案！ PS:模块的结构化层次设计的相关内容可以参考AIW师兄的培训课件，AIW师兄在FPGA设计上可以说是个强银来的！o(≧v≦)o~~ 另外，在建立工程的时候，最好对相关文档进行分类整理和归纳（个人觉得很重要哦！），具体的要求也是继续参考AIW师兄的培训课件。 * 3.需求分析：简单的说就是你所设计的方案所需要的硬件资源是多少，还有一个比较重要的是最小的工作时钟是多少。 * 实现对数据加扰步骤 硬件资源的消耗一般从Pin个数、LE个数、Memory bits和Registers这些方面来考虑，使用量一般都不要超过总数的80%。最小工作时钟的决定因素主要有模块处理的数据量大小以及自身模块处理的复杂度，因此尽量要求对模块的处理进行优化。 * * 4.详细设计：简单的说就是对所设计的各个子模块进行基于verilog HDL的代码设计，也就是编写代码的阶段了。 * 实现对数据加扰步骤 在详细设计的时候，你需要把所有的设计用verilog HDL进行设计描述然后在相应的平台上进行仿真、下板调试等操作来验证你的设计方案是否可行。在编写代码过程中，应尽量使用可综合的语句或方法，具体一些编程要求可以参阅相关教程，编写代码的风格最好能统一。此外有一点比较重要的就是，在做任何一步设计的时候都要做一些总结或者注释，这样对你后续的工作会有很大的帮助。 verilog HDL 编写的一些建议: 内容提要 LTE系统简介 什么叫加扰？加扰的作用是什么？ 如何实现对数据的加扰操作？ 什么叫调制映射？调制映射的作用是什么？ 如何对加扰后的数据实现调制映射操作？ 总结交流 什么叫调制映射？调制