计算机组成原理实验指导书2009(修订版).doc

目 录 目 录 I 第一部分 基本单元实验 1 1.1算术逻辑运算实验 1 1.2进位控制实验 5 1.3移位运算实验 8 1.4 乘法器设计实验 10 1.5存储器实验 13 1.6 总线控制实验 16 1.7 时序实验 19 1.8 微程序控制器的组成与微程序设计实验 22 1.9 硬布线控制器设计实验 28 第二部分 综合实验 31 2.1基本模型机实验 31 2.2移位运算模型机实验 39 2.3复杂模型机实验 45 2.4 可重构原理计算机的组成实验 53 第三部分 扩展板实验 57 3.1扩展8255并行口实验 57 3.2扩展8253定时器/计数器实验 63 3.3 8259中断控制器实验 67 附录1 实验绍附录2 联机软件操作说明 83 附录3 MAX+PLUSII软件使用说明 87 附录4 模块布局图 130 第一部分 基本单元实验 1.1算术逻辑运算实验 一、实验目的 1、掌握简单运算器的组成以及数据传送通路。 2、验证运算功能发生器（74LS181）的组合功能。 二、实验内容 运用算术逻辑运算器进行算术运算和逻辑运算。 三、实验仪器 1、ZY15CompSys12BB 计算机组成原理及系统结构教学实验箱 一台 2、排线 若干 四、实验原理 实验中所用的运算器数据通路如图1-1所示。其中运算器由两片74LS181以并/串形式构成8位字长的ALU。运算器的两个数据输入端分别由两个锁存器（74LS273）锁存，锁存器的输入连至数据总线，数据输入开关用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连。运算器的输出经过一个三态门（74LS245）和数据总线相连。数据显示灯已和数据总线相连，用来显示数据总线内容。 图1-l 运算器数据通路图 图1-2中已将实验需要连接的控制信号用箭头标明（其他实验相同，不再说明）。其中除T4为脉冲信号，其它均为电平控制信号。实验电路中的控制时序信号均已内部连至相应时序信号引出端，进行实验时，还需将S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、ALU_G、SW_G各电平控制信号与开关单元中的二进制数据开关进行跳线连接,其中ALU_G、SW_G为低电平有效，LDDR1、LDDR2为高电平有效。按动微动开关START，即可获得实验所需的单脉冲。 五、实验步骤 l、 图1-2 算术逻辑运算实验接线图 2、 STEP”,SP05打在“NORM”状态，然后按下图所示步骤进行。 上面方括号中的控制电平变化要按照从上到下的顺序来进行，其中T4的正脉冲是通过按动一次控制台单元的触动开关START来产生的。 置数完成以后，检验DR1和DR2中存的数是否正确，具体操作为：关闭数据输入三态门（SW_G=1），打开ALU输出三态门（ALU_G=0），使ALU单元的输出结果进入总线。当设置S3、S2、S1、S0、M、CN的状态为111111时，数据单元的指示灯显示DR1中的数；而设置成101011时，数据单元的指示灯显示DR2中的数，然后将指示灯的显示值与输入的数据进行对比。 3、 验证74LS181的算术运算和逻辑运算功能（采用正逻辑） 74LS181的功能见表1-1，可以通过改变S3 S2 S1 S0 M CN的组合来实现不同的功能，表中“A”和“B”分别表示参与运算的两个数，“+”表示逻辑或，“加”表示算术求和。 表1-1 74LS181功能表 S3 S2 S1 S0 M=0（算术运算） M=1 （逻辑运算） CN=1无进位 CN=0有进位 0 0 0 0 F= F=A加1 F= 0 0 0 1 F= F=（）加1 F= 0 0 1 0 F= F=（）加1 F= 0 0 1 1 F=0减1 F=0 F= 0 1 0 0 F=加 F=加加1 F= 0 1 0 1 F=（）加 F=（）加加1 F= 0 1 1 0 F=减减1 F=减 F= 0 1 1 1 F=减1 F= F= 1 0 0 0 F=加 F=加加1 F= 1 0 0 1 F=加 F=加加1 F= 1 0 1 0 F=（）加 F=（）加加1 F= 1 0 1 1 F=减1 F= F= 1 1 0 0 F=加 F=加加1 F=1 1 1 0 1 F=（）加 F=（）加加1 F= 1 1 1 0 F=（）加 F=（）加加1 F= 1 1 1 1 F=减1 F= F= 通过前面的操作，我们已经向寄存器DR1写入C1H，DR2写入43H，即A=C1H，B=43H。然后改变运算器的控制电平S3 S2 S1 S0 M CN的组合，观察运算器的输出，填入表1-2中，并和理论值进行比较、验证74LS18