ATD模块和PWM模块v说课.ppt

谢谢！ x通道计数寄存器--PWMCNTx 周期寄存器--PWMPERx 占空比寄存器--PWMDTYx 开始 周期 TPWM TPWM 占空比 TDuty PWMDTYx PWMPERx PWMPERx fClock, TClock 8-bit Counter PWMCNTx 时钟 8-bit Compare = PWMDTYx 8-bit Compare = PWMPERx 0x00 0x00 Pinx 当8位计数器的值等于PWMDTYx(duty cycle寄存器)时，电平从有效跳到无效；当8位计数器的值等于PWMPERx（周期寄存器）时，电平从无效跳到有效，然后计数器清0，重新开始计数 CAEx=0：左对齐 开始 周期 TPWM TPWM 占空比 TDuty PWMDTYx PWMPERx fClock, TClock 0x00 0x00 CAEx=1：居中对齐 PWM模块的时钟选择 四个时钟源CLOCKA、CLOCKB、CLOCKSA、CLOCKSB。 其中CLOCKA（B）可以把总线时钟进行1、2、4、8、16、32、64、128分频。Clock A 的预分频因子通过PWMPRCLK寄存器中的PCKA2、PCKA1 和PCKA0 来选择，Clock B 的预分频因子通过PWMPRCLK 寄存器中的PCKB2、PCKB1 和PCKB0 来选择。 总线时钟 CLOCKA CLOCKB CLOCKSA CLOCKSB 分频 分频 分频 分频 BIT 7 6 5 4 3 2 1 0 R 0 PCKB2 PCKB1 PCKB0 0 PCKA2 PCKA1 PCKA0 W RESET 0 0 0 0 0 0 0 0 PWMPRCLK：PWM预分频时钟选择寄存器 PCKB2 PCKB1 PCKB0 Clock B时钟 0 0 0 总线时钟 0 0 1 总线时钟/2 0 1 0 总线时钟/4 0 1 1 总线时钟/8 1 0 0 总线时钟/16 1 0 1 总线时钟/32 1 1 0 总线时钟/64 1 1 1 总线时钟/128 PCKA2 PCKA1 PCKA0 Clock A时钟 0 0 0 总线时钟 0 0 1 总线时钟/2 0 1 0 总线时钟/4 0 1 1 总线时钟/8 1 0 0 总线时钟/16 1 0 1 总线时钟/32 1 1 0 总线时钟/64 1 1 1 总线时钟/128 CLOCKSA（SB）从CLOCKA（B）进行分频的比例因子可以为2、4、6、8、10、……，最大可以进行512分频（PWMSCLA＝0或PWMSCLB＝0 ）。计算公式为： CLOCKSA=CLOCKA/（2*PWMSCLA） CLOCKSB=CLOCKB/（2*PWMSCLB） BIT 7 6 5 4 3 2 1 0 R BIT 7 6 5 4 3 2 1 0 W RESET 0 0 0 0 0 0 0 0 BIT 7 6 5 4 3 2 1 0 R BIT 7 6 5 4 3 2 1 0 W RESET 0 0 0 0 0 0 0 0 PWMSCLA：PWM比例因子寄存器A PWMSCLB：PWM比例因子寄存器B 通道0、1、4、5可选CLOCKA或CLOCKSA； 通道2、3、6、7可选CLOCKB或CLOCKSB。 时钟选择寄存器--PWMCLK PCLK7：PWM 通道7 时钟源选择。1=Clock SB ；0=Clock B。 PCLK6：PWM 通道6 时钟源选择。1=Clock SB ；0=Clock B。 PCLK5：PWM 通道5 时钟源选择。1=Clock SA ；0=Clock A。 PCLK4：PWM 通道4 时钟源选择。1=Clock SA ；0=Clock A。 PCLK3：PWM 通道3 时钟源选择。1=Clock SB ；0=Clock B。 PCLK2：PWM 通道2 时钟源选择。1=Clock SB ；0=Clock B。 PCLK1：PWM 通道1 时钟源选择。1=Clock SA ；0=Clock A。 PCLK0：PWM 通道0 时钟源选择。1=Clock SA ；0=Clock A。 PWM模块的允许控制 PWM的允许位相当于“开关”，可以允许和禁止相应通道的PWM输出。 每个PWM 通道都对应一个允许位（PWMEx），只有PWMEx=1 时，对应的通道才输出波形。 计数器计数结束的那一刻，只要PWMEx 为高电平，则会自动开始下一个波形的输出。 BIT 7 6 5 4 3 2 1 0 R PWME7 PWME6 PWME5 PWME4 PWME3 PWME2 PWME1 PWME0 W RESET 0 0 0 0 0 0 0 0 PWME：PWM允许寄存器 左对齐的