.03.28嵌入式统原理与设计.docVIP

第三章 中断体系结构 一、S3C2410/2440中断体系介绍 1.CPU工作模式 ①用户模式：正常 ②快速中断模式：FIQ ③中断模式：IRQ ④管理模式 ⑤数据访问中止模式 ⑥系统模式：运行具有特权的操作系统任务 ⑦未定义指令中止模式 2.工作模式使用的寄存器 ARM920T 31个通用寄存器 + 6个程序状态寄存器 N：运算结果是否为负 Z：运算结果是否为0 C：进位/借位 V：溢出 I：1：禁止中断 0：使能中断 F：1：禁止快中断 0：使能 T：1：Thumb状态 0：ARM状态 4...0：工作模式： 10000 用户 10001 快中 10010 中断 3.两种模式的切换 二、S3C2410/2440中断控制器 1.中断处理过程 ①中断控制器汇聚中断信号，通知CPU ②CPU保存运行环境，调用ISR（中断服务程序）处理中断 ③ISR读取中断控制器，识别中断流并执行相应处理 ④清除中断，恢复现场，继续执行 2.S3C2410中断源介绍 56个中断源 中断控制器中断位30个 共用 ETNT4~EINT7 以“或”形式共用1位 EINT8~EINT23 以“或”形式共用1位 56个中断源： 24个外部中断源 （6） 1个电源故障 （1） 1个实时时钟滴答 （1） 1个看门狗时钟 （1） 5个定时器