-基于FPGA的8位硬件乘法器设计.docVIP

本科毕业 摘 要 VHDL（VHSIC Hardware Description Language）是当今最流行的硬件描述语言之一，能够对最复杂的芯片和最完整的电子系统进行描述。以硬件描述语言，经过简单的综合与布局，快速烧录至FPGAField Programmable Gate Array）上进行测试，是现代IC设计验证的技术主流。 FPGA，采用VHDL语言，结合MAX+plusⅡ这个强大的软件平台设计了8位二进制乘法器，并对其进行符号扩展，使其可以统一处理8位带符号数和无符号数。 高速乘法器设计通常分为三个关键步骤：部分积产生、部分积累加和最终结果获得。本文对部分积产生过程采用改进Booth算法，有效减少部分积加法项；为了统一带符号和无符号数，对部分积进行符号扩展；而对部分积的累加则采取3-2压缩器和4-2压缩器进行压缩；最终结果的获得则以一个根据部分积累加结果到达时间的不同进行延迟优化的选择进位加法器将累加结果和累加进位相加而得。 关键词：The Circuit Design of 8-bit Hardware Multiplier Based on FPGA Ke Xiuyan (College of Engineering, South China Agricultural University, Guangzhou 510642, China)