PCM编码电路Ｐ３０６７芯片介绍.docxVIP

PCM编译码电路ＴＰ３０６７芯片介绍 芯片TP3067简介 本课程设计选择了TP3067芯片作为PCM编译码器，它把编译码器（Codec）和滤波器(Filter)集成在一个芯片上，功能比较强，它既可以进行A律变换，也可以进行u律变换，它的数据既可用固定速率传送，也可用变速率传送，它既可以传输信令帧也可以选择它传送无信令帧，并且还可以控制它处于低功耗备用状态，到底使用它的什么功能可由用户通过一些控制来选择。TP3067可以组成模拟用户线与程控交换设备间的接口，包含有话音A律编解码器。自调零逻辑。话音输入放大器、RC滤波器、开关电容低通滤波器、话音推挽功放等功能单元。TP3067具有完整的话音到PCM和PCM到话音的A律压扩编解码功能。它的编码和解码工作既可同时进行，也可异步进行。 芯片TP3067的内部结构 芯片TP3067的内部结构有发送和接收两大部分组成，其具体结构如图2所示： 图2 TP3067内部结构框图 芯片TP3067的外部接口 芯片TP3067的外部接口可分两部分:一部分是模拟接口电路，它与编译码器中的Filter发生联系，这一部分可控制模拟信号的放大倍数，另一部分是与处理系统和交换网络的数字接口，它与编译码器中的Codec发生联系，通过这些数字接口线来实现对编译码器的控制。其管脚排列如图3所示： 号 符号功 能1VPO+接收功率放大器非倒相输出2GNDA模拟地3VPO-接收功率放大器倒相输出4VPI接收功率放大器倒相输入5VFRO接收滤波器的模拟输出6VCC正电源引脚，Vcc=+5V±5℅7FSR接收的帧同步脉冲，它启动BCLKR。8Dr接收帧数据输入，PCM数据随着FSR前沿移入Dr。9BCLKR\ CLKSEL在FSR的前沿后把数据移入Dr的位时钟，其频率可从64KHz到2.048MHz。10MCLKR/ PDN接收主时钟。当MCLKR连续联在低电位时，MCLKx被选用为所有内部定时，当MCLKR连续工作在高电位时，器件就处于掉电模式。11MCLKx发送主时钟，它允许与MCLKR异步，同步工作能实现最佳性能。12BCLKx把PCM数据从Dx上移出的位时钟，其频率可从64KHz变至2.048MHz，但必须与MCLKx同步。13Dx由FSx启动的三态PCM数据输出14FSx发送帧同步脉冲输入，它启动BCLKx，并使Dx上PCM数据移出。15TSx开漏输出，在编码器时隙内为低电平脉冲。16ANLB模拟环回路控制输入，在正常工作时必须置为逻辑“0”，当拉到逻辑“1”时，发送滤波器和发送前置放大器输出的连接线被断开，而改为和接收功率放大器的VPO+输出连接。17GSx发送输入放大器的模拟输出。用来在外部调节增益。18VFxI-发送输入放大器的倒相输入。19VFxI+发送输入放大器的非倒相输入。20VBB负电源引脚，VBB=-5V±5℅ 图3 TP3067管脚排列图 各管脚的说明如表1所示： 表1：管脚说明 程序中端口和信号量设置 输入端口有：CLK为时钟输入，pcm_in 为pcm波输入接收通道，to_Dx 接3067 编码输出端，incode_en 为编码允许信号，decode_en 为解码允许信号，code_in 为设定编码帧同步码，code_de为设定解码帧同步码。 输出端口有：cp_out 为2.045MHz时钟输出，pcm_out 为pcm波输出发送同道，to_Dr接3067 解码输入端，incode 为8KHz编码帧同步信号。Decode为8KHz解码帧同步信号。 设置的信号量有：clk_sys 为系统内部时钟信号，sreg为8位移位寄存器。 程序的仿真结果 帧同步时，8.102MHz的外部时钟信号clk分频后得到2.048MHz的码同步时钟cp_out，再经分频分相后得到8KHz的帧同步时钟。Incode信号每256个系统时钟周期(cp_out)出现一次脉冲,启动编码过程。帧同步仿真波形如图4所示： 图4帧同步波形 某一编码时隙时，当编码时序参量tim计数到0时开始编码过程。 编码时隙中,先逐位输出8位的帧同步码；随后输出编码输出允许信号,使pcm编码芯片输出pcm波,控制芯片取得pcm波后直接输出。当然这个时序也可以根据芯片的实际速率做适当的修改。边码结束后pcm芯片的代码输出脚将锁定在高阻状态,为了避免不定状态引入后级,控制芯片也将输出锁定在高阻态。当然,为了避免给调制部分引入噪声也可以锁定在低电平。某一编码时隙仿真波形如图5所示： 图5某一编码时隙 某一解码时隙帧同步中，解码部分主要