数字石英钟.docVIP

目 录 电子技术课程设计目的 2 数字式石英钟设计任务及要求 2 第一章、系统原理概述 2 第二章、各单元电路设计与分析 3 第三章、电路的安装与调试 8 第四章、设计心得 8 附： 元件明细表………………………………………………11 参考文献………………………………………………………12 一、电子技术课程设计目的 1.熟悉集成电路的引脚安排。 2.掌握各芯片的逻辑功能及使用方法。 3.了解面包板结构及其接线方法。 4.了解数字钟的组成及工作原理。 5.熟悉数字钟的设计与制作。 二、数字式石英钟设计任务及要求 1、设计一台能以十进制数字显示“时”、“分”、“秒”的数字式石英钟以LED数码管作为显示器件。 2、走时精度应高于机械时钟，具有校时功能（能对时、分进行校正）。 时、分通过按键进行校正，至少有单向（最好双向），秒校正通过按键清零。 3、具有模仿中央人民广播电台的整点报时功能，响1s，停1s，前四声为低音，最后一响为高音，音响结束时正好为整点。 4、完成电路全部设计后，通过实验箱验证设计课题的正确性。 第一章、系统原理概述 1、数字钟的构成数字钟的构成：振荡器、分频器、计数器、译码器、ＬＥＤ数码管显示器等几部分数字钟的时、分、秒实际上就是由一个24进制计数器（00-23），两个60进制计数器（00-59）级联构成。设计数字钟实际上就是计数器的级联（）芯片选型由于24进制、60进制计数器均由集成计数器级联构成，且都包含有基本的十进制计数器，从设计简便考虑，芯片选择同步十进制计数器74LS160。 晶体振荡器电路 （2）分频器电路设计 分频器的功能主要有两个： 1、产生标准秒脉冲信号。 2、提供功能扩展电路所需要的信号，如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等。 分频器电路将32768Hz的高频方波信号经CD4060分频后得到2Hz的方波信号,再利用分频器变成1Hz标准脉冲供秒计数器进行计数。分频器实际上也就是计数器。这里用74LS74联级构成，起电路图如下: （3）时间计数器电路的设计 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器为24进制计数器.下面用两个74LS160分别构成六十进制和二十四进制计数器。 （a）、74LS160构成秒、分的六十进制计数器数字钟的“秒”、“分”信号产生电路可以用两个“可予制四位二进制异步清除”计数器来实现。利用74LS16芯片的预置数功能，也可以构成不同进制的计数器。因为一片74LS16内含有一个四位二进制异步清除计数器，因此需用两片74LS16就可以构成六十进制计数器了74LS160构成小时的二十四进制计数器?二十四进制计数器，也是用两个74LS16集成块来实现的，方法与进制计数器大同小异，但其要求个位是十进制，状态变化在0000～1001间循环，十位是二进制，状态变化在0000～0010间循环，显示为0~23时。? （4）译码驱动器及显示数码管 译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。在此选用74LS48驱动器。数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计选用的是（LED）数码管。 74LS48的管脚排列如图所示。该器件输入信号为BCD码，输出端为a、b、c、d、e、f、g共7线，另有3条控制线、、。端为测试端。在端接高电平的条件下，当=0时，无论输入端A、B、C、D为何值，a～g输出全为高电平，使7段显示器件显示“8”字型，此功能用于测试器件。端为灭零输入端。在=1，条件下，当输入A、B、C、D=0000时，输出a～g全为低电平，可使共阴LED显示器熄灭。但当输入A、B、C、D不全为零时，仍能正常译码输出，使显示器正常显示。端为消隐输入端。该输入端具有最高级别的控制权，当该端为低电平时，不管其他输入端为何值，输出端a～g均为低电平，这可使共阴显示器熄灭。另外，该端还有第二功能——灭零信号输出端，记为。当该位输入的A、B、C、D=0000且时，此时输出低电平；若该位输入的A、B、C、D不等于零，则输出高电平。若将与配合使用，很容易实现多位数码显示时的灭零控制。例如对整数部分，将最高位的接地，这样当最高位为零时“灭零”，同时该位输出低电平，使下一位的为低电平，故也具有“灭零”功能；而对于小数部分, 应将最低位的接地，个位的端悬空或接高电平，低位的接至高位的。 （5）校时电路 校时电路功能：时钟出现误差时对时间进行校准，可以实现单独对分和小时进行校对。 校时电路的实现：时钟出现误差时，需校准。校对时间总是