-VHDL简介新编.ppt

VHDL程序设计语言基础 内容提要 第1部分 HDL设计方法简介 第2部分 VHDL程序基础 第3部分 VHDL仿真及测试平台的编写 第1部分 HDL设计方法简介 ASIC技术的发展 由于所设计的数字系统的等效门的规模已从几十几百门增加到几万、几十万和几百万门，使得从前电子工程师所熟悉的画电路图、真值表和卡诺图的设计方法已经远远不能满足数字系统的复杂性要求 ASIC技术的发展 高层次设计方法──HLD(High Level Design)是从八十年代末以来，专用集成电路设计时所采用的、最先进的设计方法，它为用户设计更大规模、更高水平、性能优良的数字系统提供了可靠的方法学方面的保证。 HLD符合目前对电路的两个要求 Time to Market：对于信息领域来说，快速推出市场需要的系统具有非常重要的价值，HLD使得快速设计较大的芯片成为可能。 SOC：目前对数字系统的需求是规模越来越大，HLD为非集成电路专业背景的通信厂商设计大规模芯片提供了可能 设计技术的发展使得HLD成为可能 设计技术的发展使得HLD成为可能 采用最原始的版图设计只需要相应的图形编辑工具 采用电路图设计就需要相应的布局布线工具 采用HDL语言设计电路就需要相应的综合工具支持 结论：正是综合技术的提出使得HLD成为可能 电路设计方法 由底向上的设计（Bottom-up）：从结构层开始，采用结构化单元和由少数行为级模块构成的层次式模型，逐级向上搭建出符合要求的系统。 自顶而下的设计（Top-Down）：先对所要设计的系统进行功能描述，然后逐步分块细化，直至结构化最底层的具体实现 Top-Down的优越性 提高设计生产的效率：自顶向下的设计方法允许设计者从一个高抽象层次上对系统的功能进行定制，而不需要考虑门级的具体实现方法，这充分体现了工艺无关性的基本设计思想。设计者只需要写出设计中所需部件的硬件描述语言代码或者是其它类型的模型，设计工具就会根据编写的高层描述生成门级的实现，这就大大减少了设计者以往必须花费在设计细节上的时间 Top-Down的优越性 增加了设计的重用性：在大多数的自顶向下设计过程中，对设计的描述都保持在一个通用的工艺水平上，它不是为某一厂家的工艺库而特意定制的，也就是说，设计是与工艺无关的，所以在实现设计时不必使用某一特定厂家的工艺，这样就极大的提高了设计的可重用性，如果需要改变设计所使用的工艺，只需要将设计在相应的工艺库上映设即可。 Top-Down的优越性 错误的早期发现：可以带来如下好处 1、缩短产品开发周期 2、降低开发成本 3、增加设计一次成功通过的可能性 设计技术的发展 CAD：Schematics EDA：HDL VHDL和Verilog是影响最广的两种HDL。 VHDL相对于Veirlog而言，它在语法上更严谨一些，虽然这样也使它失去了一些灵活性和多样性，但从文档纪录、综合以及器件和系统级的仿真上讲VHDL是一种更好的选择。 硬件描述语言（HDL） 两大主流硬件描述语言： VHDL: 美国国防部1981年提出，1983年 开发，1987年成为IEEE标准 Velilog HDL： Gateway Design Automation 公司, 1983年开发, 1995年被 认证为 IEEE 标准 VHDL语言 美国国防部提出的一种新的硬件描述语言，称之为VHSIC Hardware Description Language，也就是我们现在所说的VHDL，它是1983美国国防部委托IBM和Texas Instruments 联合开发的。 VHDL-87 ： 1986年，VHDL被建议作为IEEE标准，经过了多次更改后，直到1987年12月，它才被接纳为IEEE1076标准。 VHDL-93：1993年， IEEE推出了VHDL增强标准IEEE1076-1993.该标准经过不断完善和更新，目前的标准为IEEE1164，它已被绝大多数IC生产厂家和EDA工具供应商所接受。当前几乎所有的EDA软件，象Synopsys、Mentor Graphics、InovaEDA、Cadence等，均支持该语言标准。 VHDL-2001： VHDL语言的特点 VHDL是工业标准的文本格式语言 VHDL能同时支持仿真和综合 VHDL是一种并发执行的语言 VHDL支持结构化设计和TOP-DOWN设计方法 VHDL的描述与工艺无关 支持多风格的描述方法 VHDL设计硬件电路的优点 设计技术齐全，方法灵活，支持广泛 系统硬件描述能力强