DEDA技术实现编码器Verilog讲述.pptVIP

(5) 我们也可以查看设计的内部信号。添加内部信号的步骤是: 在Isim的Instances and Processes窗口中点选test,然后点击UUT，在object窗口则会出现全部信号： （6）拖动counter到仿真波形里，点击restart按钮,再点击run all按钮，运行一段时间后点击暂停，就可以看到内部信号仿真图。为了查看方便，将二进制数改为10进制无符号数的形式，选择counter信号，点击右键选择radix扩展栏中的Unsigned Decimal，由图可知counter信号是在正确计数的。 （7）关闭Isim仿真器并保存。 5 创建约束 （1）设定I/O 脚的位置,可以利用LED.UCF 来设定I/O 脚的位置,以得到正确的输出文件. Project ? New Source. 设定输入的文件格式为Implementation Constraints File, 文件名称为led(自动储存为led.UCF) （2）一直点击next，最后按finish （3）选择source for Implementation选项 （4）点选Sourcees窗口内的led.ucf,点击processess窗口里的user constraints，双击edit constraints（txt），输入后储存文件. 其中,“LOC”代表管脚定义，相关管脚定义请参考实验板使用手册Basys2_rm.pdf或参照表4.3.1；“IOSTANDARD”代表电平标准，实验中设定为LVCMOS33；“SLEW”代表信号的翻转速率，有fast和slow之分，默认是slow，时钟信号clk变化比较快可设定为fast。 （4）在执行设计之前，需将之前我们仿真时修改的代码给还原，将代码led.v的第37行去能，第38行使能，然后保存。 (5) 重新执行Generate Programming File, 确认设计无误（即确认所有步骤后均出现绿色的打勾,表示无错或至少没有步骤出现红色打叉[X]的符号,表示没有不可容忍的错误）。 6 下载设计到实验板 (1) 在完成设计验证之后,就可以将led.bit 写入到FPGA 内部,此时连接BASYS2实验板的USB下载线到PC机，并打开BASYS2实验板上的电源开关，在PC机桌面点击“开始-Digilent-Adept -adept”，打开专门的下载工具。 本次课程的实验内容 用FPGA实现4-2线优先编码器 （P238） 用FPGA实现十进制加减可逆计数器 （选做内容，P285 P286） 实验报告要求 实验名称 实验任务及要求 实验条件（实验仪器、软件、实验板等） 电路的设计过程： 组成框图、工作原理 电路设计（或源代码及注释）及仿真波形 调试过程： 调试步骤 调试中碰到的问题及解决方法 最后观察到的实验结果 实验的收获、体会与改进建议（含对实验课程看法） 参考资料 罗杰主编.《Verilog HDL与数字ASIC设计基础》.华中科技大学出版社，2008 王金明，杨吉斌.《数字系统设计与Verilog HDL》.电子工业出版社 夏宇闻.Verilog数字系统设计教程.北航出版社，2004 杨春玲，朱敏.EDA技术与实验.哈尔滨工业大学出版社，2009 Verilog语法（自学） 自学参考资料1：Verilog HDL基础.ppt 自学参考资料2：Verilog HDL简介.ppt Basys2开发板说明（自学） 自学参考资料：Basys2_reference manual.pdf 下面以举例的方式来分享一下Xinlinx fpga 数字系统的一般设计过程 * 数字部分第一次课程 一、本学期课程安排 三、本次课程实验内容 二、使用ISE工具进行EDA设计的方法 四、Verilog基础语法（自学） 五、BASYS 2开发板说明（自学） 本学期课程安排 周 课程内容 基本要求（平时成绩*80%） 计划学时 提高要求（平时成绩*20%） 学生实验学时(64学时) 7 1. 用EDA技术实现编码器 ① HDL举例—译码器设计、仿真、下载 (1)用 FPGA实现4-2线优先编码器 p238，验收 4 （1）用FPGA实现十进制加/减可逆计数器（p285/286） 4+4 8 2.逻辑门、触发器 ①实验任务 （*555应用自学） ②集成逻辑门(LED的接法) ③数字电路的安装与测试技术 1. OC门（P145） 2. 2-4线译码器+触发器 流水灯；（P163 设计课题2） 4 ? 4+4 9 4 4+4 本学期课程安排 周 课程内容 基本要求（平时成绩*80%） 计划学时 提高要求（平时成绩*20%） 学生实验学时(64学时) 10 4. EDA多功能数字钟（8+4学时）