DE课程设计数字钟的设计讲述.doc

HEFEI UNIVERSITY DE实验课程报告 系　　　别 电子信息与电气工程系 班 级 12级电子信息工程一班 姓　　　名 ****** 1205011012 ****** 1205011029 ****** 1205011028 指导 老师 高 先 河 完成 时间 2015.06.21 目录 1设计的目的及任务 （3） 1．1 课程设计的目的 （3） 1．2 课程设计的任务与要求 （3） 2 电路设计总方案及原理框图 （3） 2．1 数字电子钟基本原理 （3） 2．2 原理框图 （4） 3.单元电路设计及元件选择………………………………………………(4) 3.1 六十进制计数器 (4) 3.2二十四进制计数器 (5) 3.3 显示屏 (6) 3.4 校时电路 (6) 3.5报时电路…………………………………………………………………………(7) 4 电路仿真 (8) 4.1 Multisim (8) 4.2 数字钟总电路图 (8) 4.3仿真电路测试结果………………………………………………………………(9) 5 电路实验结果 (10) 6 收获与体会 (10) 参考文献…………………………………………………………（11） 1 设计的目的及任务 1.1课程设计的目的 1掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法； 2进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力； 3提高电路布局﹑布线及检查和排除故障的能力； 4培养书写综合实验报告的能力。 1.2设计任务和要求 2.1设计要求 显示时,分，秒。 采用二十四小时制或者十二小时制。 具有校时功能。可以对小时和分单独校时，对分校时的时候，停止分向小时进位。校时时钟源可以手动输入或借用电路中的时钟。 具有正点报时功能，正点前10秒开始，蜂鸣器一秒响一秒停地响五次。 为了保证计时准确，稳定，由晶体振荡器提供标准时间的基准信号。 1.2.2方案论证，确定总体电路原理方框图。 1.2.3单元电路设计，元器件选择。 1.2.4仿真调试及测量结果 1.2.2内容要求 ① 设计指标。 ② 画出设计的原理框图，并要求说明该框图的工作过程及每个模块的功能。 ③ 列出元器件清单，并画出管脚分配图和芯片引脚图。 ④ 画出各功能模块的电路图，加上原理说明（如2、5进制到10进制转换，10进制到6进制转换的原理，个位到十位的进位信号选择和变换等）。 ⑥ 画出总布局接线图（集成块按实际布局位置画，关键的连接应单独画出，计数器到译码器的数据线、译码器到数码管的数据线可以简化画法，但集成块的引脚须按实际位置画，并注明名称）。 ⑦ 数字钟的运行结果和使用说明。 ⑧ 设计总结：设计过程中遇到的问题及解决办法；设计过程中的心得体会；对课程设计的内容、方式等提出建议。 2 电路设计总方案及原理框图 1.数字电子钟基本原理 数字电子钟的逻辑框图如图3-4所示。它由555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。 原理框图 2—1 3单元电路设计及元器件选择 （一）计数器 秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为二十四进制。 3.1六十进制计数 由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用两片74LS48N组成六十进制计数器，来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。如图3-1所示。 3-1（60进制计数构造） 3.2二十四进制计数 “12翻1”小时计数器是按照“01——02——03——……——22——23——00——01——02——……”规律计数的，这与日常生活中的计时规律相同。在此实验中，它是由两片74LS48N构造成的二十四计数器，利用异步清零端实现起从23——00的翻转，其中“24”为过渡状态不显示。其中，“时”十位是3进制，“时”个位是十进制。如图3-2所示. 3-2（24进制计数构造） 3.3显示器 本系统用七