实验三处理器核心电路的设计及验证要点解析.ppt

* 实验三 处理器核心电路的设计及验证 数字系统EDA技术—实验指导 学时数： 8学时 * 进一步掌握Altera DE2-115开发平台的使用； 掌握Quartus软件设计流程； 掌握一个处理器核心电路的基本结构及设计方法； 掌握状态机的设计方法； 进一步掌握如何编写testBench，并利用Modelsim进行仿真。 实验目的 实验内容 利用层次化的设计方法使用VHDL语言设计一个简单的处理器； 设计一个应用程序用于验证所设计的处理器的功能 * 实验原理--处理器的基本部件 * 8个数据寄存器 1个用于累加的寄存器 1个运算部件ALU 指令寄存器IR 控制单元，使用状态机进行设计 多路选择器 数据存入寄存器 实验原理—IR寄存器 IR寄存器可以使用9位表示。如IIIXXXYYY 其中III表示指令，XXX代表Rx寄存器，YYY代表Ry寄存器。 IR必须连接到16位数据输入脚上(可以是低9位或高9位)。 对于mvi指令，YYY域不用，立即数#D在mvi指令存入IR寄存器后下一个时钟周期由16位数据输入口送入。 * 实验原理--处理器的操作 * 操作 所完成的功能 IR寄存器 mv Rx, Ry Rx -- [Ry] 000 R[n] R[m] mvi Rx, #D Rx -- #D 001 R[n] Non add Rx, Ry Rx