数电第8章.pptVIP

数字电路逻辑设计 数字电路逻辑设计 LOGO 数字电路逻辑设计 P o w e r B a r 中国专业PPT设计交流论坛 数字电路逻辑设计 数字电路逻辑设计 LOGO 数字电路逻辑设计 第八章可编程逻辑器件 2009-2010学年第二学期 任课教师：赵研 本章内容 内容提要 本章分别介绍FPLA、PAL、GAL、EPLD、CPLD、FPGA以及GDS等各种类型可编程逻辑器件的机构特点。。 * 数字电路逻辑设计 * 8.1 概述 8.2 可编程逻辑器件PLD概述 8.3 现场可编程门阵列FPGA 8.1 概述 数字集成电路按逻辑功能分类可分为通用型和专用型。 通用集成电路：集成电路是指常用的中、小规模数字电路（如74系列、4000系列等），其逻辑功能设计以实现数字系统的基本功能块为目的，一般比较简单，并且固定不变。 优点：通用性强，使用方便灵活。 缺点：体积、功耗和重量较大，可靠性和可维护性较差等。 * 数字电子技术基础 * 专用型集成电路（ASIC） 专用型集成电路是指按某种专门用途而设计、制造的集成电路，又称ASIC（Application Specific Integrated Circuit），ASIC器件又可分为全定制和半定制两大类。 优点：体积小、功耗低、可靠性高，高度保密； 缺点：在用量不大的情况下，设计和制造这样的专用集成电路不仅成本很高，而且设计、制造的周期也很长。 * 数字电路逻辑设计 * 通用型和专用型集成电路在制造和使用上存在着一定的矛盾。可编程逻辑器件（Programmable Logic Device）的研制成功为解决这个矛盾提供了一条比较理想的途径。 PLD虽然是作为一种通用器件生产的，但它的逻辑功能是由用户通过对器件编程来设定的。而且有些PLD的集成度很高，足以满足设计一般数字系统的需要。这样就可以由设计人员自行编程而把数字系统“集成”在一片PLD上，而不必制造专用集成电路芯片了。 * 数字电路逻辑设计 * 用PLD设计数字系统的特点 减小系统体积：单片PLD有很高的密度，可容纳中小规模集成电路的几片到十几片。（低密度PLD小于700门/片，高密度PLD每片达数万门，最高达25万门）。 增强逻辑设计的灵活性：使用PLD器件设计的系统，可以不受标准系列器件在逻辑功能上的限制；用户可随时修改。 * 数字电路逻辑设计 * 缩短设计周期：由于可完全由用户编程，用PLD设计一个系统所需时间比传统方式大为缩短； 提高系统处理速度：用PLD与或两级结构实现任何逻辑功能，比用中小规模器件所需的逻辑级数少。这不仅简化了系统设计，而且减少了级间延迟，提高了系统的处理速度； * 数字电路逻辑设计 * 降低系统成本：由于PLD集成度高，测试与装配的量大大减少。PLD可多次编程，这就使多次改变逻辑设计简单易行，从而有效地降低了成本； 提高系统的可靠性：用PLD器件设计的系统减少了芯片数量和印制板面积，减少相互间的连线，增加了平均寿命, 提高抗干扰能力，从而增加了系统的可靠性； * 数字电路逻辑设计 * 系统具有加密功能：多数PLD器件，如GAL或高密度可编程逻辑器件，本身具有加密功能。设计者在设计时选中加密项，可编程逻辑器件就被加密。器件的逻辑功能无法被读出，有效地防止电路被抄袭。 * 数字电路逻辑设计 * 8.2 可编程逻辑器件PLD概述 PLD是70年代发展起来的新型逻辑器件，相继出现了ROM、FPLA、PAL、GAL、EPLD和FPGA及isp等。前四种属于低密度PLD，后三种属高密度PLD。 PLD的基本结构 * 数字电路逻辑设计 * 由输入缓冲器构成，产生输入变量的原变量和反变量 由与门阵列构成，产生输入变量的与项（乘积项） 由或门阵列构成，将与阵列输出的乘积项有选择的进行或运算，形成与或式，实现函数 由三态门寄存器构成，产生输出信号，提供反馈信号 PLD的逻辑符号表示方法 * 数字电路逻辑设计 * 硬连接 × 可编程连接 断开连接 互补输出的缓冲器 PLD的有关逻辑约定 * 数字电路逻辑设计 * 与门 输出恒等于0的与门 或门 * 数字电路逻辑设计 * 三态输出的缓冲器 可编程逻辑器件的发展 70年代初期的PLD：主要是可编程只读存储器PROM)和可编程逻辑阵列(PLA)。在PROM中，与门阵列是固定的，或门阵列是可编程的；器件采用熔断丝工艺，一次性编程使用。 70年代末期的PLD：出现了可编程阵列逻辑(PAL)器件。在PAL器件中，与门阵列是可编程的，或门阵列是固定连接的，它有多种输出和反馈结构，为数字逻辑设计带来了一定的灵活性。但PAL仍采用熔断丝工艺，一次性编程使用。 * 数字电路逻辑设计 * 80年代中期的PLD：通用阵列逻辑(GAL)器件问世，并取代了PAL。GAL器件是在PAL器件