数字逻辑第4章资料.pptVIP

1,2,3 逻辑与计算机 设计基础 Logic and Computer Design Fundamentals M. Morris Mano Charles R. Kime 邝继顺: 基地310, jshkuang@, 975897802 第4章 算术功能块（1/3） 授课内容： 迭代组合电路 二进制加法器 半加与全加器 行波进位加法器与超前进位加法器 二进制减法 二进制加/减法器 带符号的二进制数 带符号数的加/减法 溢出 其它算术功能 第4章 算术功能块（2/3） 要求： 了解迭代式组合电路的构成方法； 掌握二进制数的原码、反码和补码表示及其加减法运算方法； 熟练掌握基本二进制加减法器； 了解其它算术功能块。 第4章 算术功能块（3/3） 习题： 完成练习8、10、12、21、25和30。 算术运算 通常对二进制向量进行操作； 用不同的电路对不同长度的向量进行运算； 每一位使用相同的子电路，再将多个子电路连接起来。 单元（Cell）：子功能块。 迭代阵列（Iterative array）：由单元互联组成的阵列。 阵列可以以1维、2维或3维的形式出现。 4.1 迭代组合电路（1/3） 当 n=32时 真值表有多少行？ 方程有很多很多项！ 实际上不可能实现! 迭代结构利用单元的规整性，使设计变得简单。 4.1 迭代组合电路（2/3） 1维迭代结构 4.1 迭代组合电路（3/3） 2维迭代结构 由多个一位全加器构成的乘法器 分而自治法 4.2 二进制加法器（1/4） 半加器 将2个二进制位X和Y相加，产生进位C和本位和S。 X 0 0 1 1 + Y + 0 + 1 + 0 + 1 C S 0 0 0 1 0 1 1 0 常用的实现方式 X Y C S X Y C S 用与非门实现的方式 4.2 二进制加法器（2/4） 全加器 将3个二进制位X、Y和Z相加，产生进位C和本位和S，其中Z为低位来的进位输入。 4.2 二进制加法器（3/4） 进位产生函数 进位传递函数 表达式 快速进位表达式 4位行波进位加法器，由4 个1位全加器迭代构成。 各单元的互联信号为进位信号 行波加法器的速度很慢，最慢时进位信号要从最低位传送到最高位。 可使用超前进位加法器。 4.2 二进制加法器（4/4） 算法 将被减数 M 减去减数 N（M 和 N 均为无符号数）； 如果最后没有借位，则 M – N 是正确的非负结果； 如果最后有借位，则需从 2n中减去差值（ M - N + 2n ），结果为负。 00000 10000  1001 0100- 0111 - 0111 0010 1101 10000 - 1101 (-) 0011 例如 4.3 二进制减法（1/6） 同时具备加法和减法操作能力的一种电路 太复杂! 4.3 二进制减法（2/6） 4.3 二进制减法（3/6） 把“减”变为“加” 补码 N 的基数补码（简称补码）定义为 rn – N 4.3 二进制减法（4/6） 减法操作 加减数的补码 如果和有进位，则舍弃进位后的和即为正确的结果； M + (2n – N) ≥ 2n → M ≥ N 否则需将和变补，再加上“-”号即为最后的结果。 M + (2n – N) ≤ 2n → M ≤ N 例4.2 010000112 – 010101002 – + 0 没有进位，应该将和变被，结果为 – 例4.1 计算 010101002 – 010000112 – + 1有进位表示结果正确。 2’s comp 2’s comp 2’s comp 4.3 二进制减法（5/6） 4.3 二进制减法（6/6） 基于补码运算的二进制加/减法器 N 的补码 rn – N = (rn – 1) - N+1 当S=1，C4=0时，S3～S0需变补才能得到最后的正确结果