实验5IP复用与系统设计介绍.ppt

 ——IP复用 4.1 IP复用 IP（知识产权）核将一些在数字电路中常用，但比较复杂的功能块，如FIR滤波器、SDRAM控制器、PCI接口等设计做成一个“黑盒”或者是可修改参数的模块，供设计者使用。IP核包括硬IP与软IP。调用IP核能避免重复劳动，大大减轻设计人员的工作量。 4.1 IP复用 Xilinx Core Generator采用了Smart IP技术和友好的用户参数设置界面。使IP从生成到使用的过程简单，灵活，易用，高效，而且可以对IP使用的资源做一定估计。 4.1 IP复用 下面以一个10进制计数器为例，讲解如何在ISE9.1i中生成IP和使用IP，实现设计。 1.设计要求 设计一个10进制计数器: （1）计数频率为1Hz （2）外部晶振为30MHz （3）使用7段LED显示计 数器的值。 其原理框图如右图所示。 2.新建工程 3.新建VHDL（分频器）文件 4.编写分频器的VHDL源程序 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity div30 is Port ( clkin : in std_logic; reset : in std_logic; clkout : out std_logic); end div30; architecture Behavioral of div30 is signal Reg_clk : std_logic :=0; begin clkout = Reg_clk ; 5.译码器设计 （1）定义端口 5.译码器设计 （2）编写VHDL源程序 6.顶层映射 （1）定义端口 6.顶层映射 （2）编写VHDL源程序 7.建立一个IP文件 IP 初始化窗口 IP核生成器操作界面 IP核 在Xilinx Core Generator（IP核生成器）操作界面左边的窗口中包含了很多文件夹，文件夹下又有子文件夹，子文件夹中装的就是各种功能的IP。Core Generator中的IP相当丰富，而且已经分门别类装在不同的文件夹中。如：Basic Elements(基本元素)中包含有一些最基本的功能IP，比较器，计数器，编码器/译码器，格式转换，逻辑门/缓冲器，各种存储器，复选器，寄存器，移位寄存器等。 IP核 还包含有： Communication Networking(通讯和网络) IP Digital Signal Processing(数字信号处理) IP Math Functions（数学功能） IP Memories Storage Elements(存储器) IP Prototype Development Hardware Product(原形和开发硬 件产品) IP Standard Bus interfaces(标准总线接口) IP IP核生成器操作界面窗口中按钮的含义 7. IP参数设置 双击IP名 Binary Counter参数设置对话框 7. IP参数设置 7. IP参数设置 8.生成IP 8.生成IP 8.生成IP 9 综合、实行 9 综合、实行 9 综合、实行 9 综合、实行 到此已经使用IP完成了整个设计。 * * FPGA原理与设计 基于ISE9.1i的设计输入方法 process(clkin,reset) variable cnt : integer range 0 to:=0; begin if reset = 0 then cnt :=0 ; Reg_clk = 0; elsif rising_edge(clkin) then cnt := cnt + 1; if cnt =then cnt := 0; Reg_clk = not Reg_clk ; end if; end if; end process; end Behavioral; library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use