数电2012_8_1.ppt

Using strobe signal to eliminate decoding glitches CTR DIV 10 CLK BCD/DEC 1 2 4 8 0 EN 1 8 9 2 3 4 5 6 7 Q0 Q1 Q2 Q3 计数器的应用：数字时钟电路，显示00:00:00到23:59:59假设交流电信号(50Hz/60Hz)已用整形器转换成同频率的矩形脉冲信号。 分析：首先需要五十/六十进制计数器将矩形脉冲转换成秒脉冲，计时器需要秒、分、时三个信号处理单元，每个信号处理单元都由计数器，译码器和显示器构成。 50Hz AC 脉冲整形 50计数器 秒脉冲 秒信号处理 60计数器 7448 BS201 分信号处理 60计数器 7448 BS201 时信号处理 24计数器 7448 BS201 60计数器（分、秒） 0 1 0 0 1 1 1 0 1 0 0 1 0 0 0 1 0 0 1 12计数器（小时） 同步置数 Parallel-to-serial conversion 思考题 设计一36进制减法计数器 选用器件、实现方法与思路 1001/ 0000 74LS190 Synchronous Up/Down Decade Counter C (4) (14) (5) (11) (3) (2) (6) (9) (7) Q0 (15) (10) Q1 Q2 Q3 (1) D0 D1 D2 D3 (12) MAX/MIN CLK LOAD D/U CTEN CTR DIV 10 (13) RCO Timing Example for 74LS190 0 1 0 0 1 1 确定给定电路的驱动方程、输出方程和状态方程 1. 根据逻辑图写出驱动方程和输出方程 时钟方程：各个触发器时钟信号的逻辑表达式； 输出方程：时序电路各个输出信号的逻辑表达式。 驱动方程：各个触发器同步输入端信号的逻辑表达式。 2. 求状态方程 状态方程：把驱动方程代入触发器的特性方程 时序逻辑电路的逻辑功能分析 3. 利用状态转换表、状态转换图或时序图等得出结论 例. 分析下图所示电路。画出状态转换图及输出端Q1、Q0的波形图。设电路的初始状态为“00”，X为控制端输入信号，可为“0”或“1”。 J1 K1 Q1 Q1 J0 K0 Q0 Q0 Q1 Q0 X CLK 解：此为同步时序逻辑电路 每个触发器的驱动方程： 已知JK触发器的特性方程为： J1 K1 Q1 Q1 J0 K0 Q0 Q0 Q1 Q0 X CLK 所以 每个触发器的状态方程分别为： (2) 由触发器的状态方程列出状态转换表 状态转换真值表 X 0 0 0 0 1 0 0 1 1 0 0 1 0 1 1 0 1 1 0 0 1 0 0 1 1 1 1 1 1 0 1 1 0 0 1 1 0 1 0 0 (3) 画出状态转换图 X=0 00 01 10 11 X=1 00 11 10 01 同步四进制加法计数器 同步四进制减法计数器 Q1Q0 X/Y 00 01/ 11/ 0 1 01 10/ 00/ 11 00/ 10/ 10 11/ 01/ 电路的状态转换图 Next-state table state diagram (4) 画出时序图如下 X=0 CLK Q0 Q1 X=1 CLK Q0 Q1 例：已知电路逻辑图如下，试分析其逻辑功能，并画出电路的状态转换图和时序图。 1 解：此为异步时序逻辑电路 驱动方程 JK触发器的特性方程为： CP0 Q0 Q1 驱动方程代入特性方程可得状态方程： 输出方程 时钟方程 不是逻辑变量，在此仅表示触发器的有效时钟信号到达 0 1 2 3 4 5 6 7 8 9 10 00000000110 00001111000 00110011000 01010101010 00101010101 00001000100 00101010101 01111111111 00000000010 触发器状态 时钟信号 电路的状态转换表 0 1 2 0 1 2 0 1 2 110110110 001111110 110000110 010010010 001001001 001000001 001001001 011011011 010010010 触发器状态 时钟信号 求出其余6种状态下的输出与次态