电子静态放电CMOS概述.doc

第一章 簡介 (Introduction) 在互補式金氧半(CMOS)積體電路中，隨著量產製程的演進，元件的尺寸已縮減到深次微米(deep-submicron)階段，以增進積體電路(IC)的性能及運算速度，以及降低每顆晶片的製造成本。但隨著元件尺寸的縮減，卻出現一些可靠度的問題。在次微米技術中，為了克服所謂熱載子(Hot-Carrier)問題而發展出LDD(Lightly-Doped Drain)製程與結構; 為了降低CMOS元件汲極(drain)與源極(source)的寄生電阻(sheet resistance) Rs 與 Rd，而發展出Silicide製程; 為了降低 CMOS元件閘級的寄生電阻 Rg，而發展出 Polycide 製程 ; 在更進步的製程中把Silicide 與 Polycide 一起製造，而發展出所謂Salicide 製程。在 1.0微米(含)以下的先進製程都使用上述幾種重要的製程技術，以提昇積體電路的運算速度及可靠度。CMOS製程技術的演進如表1-1所示，其元件結構示意圖如圖1-1所示。 表1-1 CMOS 製程技術的演進 Feature Size(?m) 3 2 1 0.8 0.5 0.35 0.25 Junction Depth(?m) 0.8 0.5 0.35 0.3 0.25 0.2 0.15 Gate-Oxide Thickn