5IO系统-2总线.pptVIP

* * 第二节 总线 5.2.1 总线定义、特点和实体 1.定义： 一组能为多个部件分时共享的信息传送线路。 2.特点： 分时、共享。 通常作法：发送部件通过OC组件或三态门分时发送信息，由打入脉冲将信息送入指定接收部件。 3.实体： 一组传送线与相应控制逻辑 CPU内设置控制逻辑 设置总线控制器 5.2.2 总线分类 1.按功能划分 （1）CPU内总线 CPU芯片内寄存器与算逻部件之间互连的总线。 （ALU总线） 单组数据线(单向、双向)或多组数据线，或多种总线。 2.按时序控制方式划分 （2）部件内总线 插件板内各芯片之间互连的总线。 （局部总线、片级总线） 分为地址、数据、控制线。 （3）系统总线 计算机系统内各功能部件之间，或各插件板之间互连的总线。 （板级总线） 分为地址、数据、控制线。 （4）外总线 计算机系统之间，或计算机系统与其他系统之间互连的总线。 （通信总线） 分为数据线(与地址复用)、控制线。 （1）同步总线 由统一时序控制总线传送操作。 时钟周期、同步脉冲 在固定时钟周期内完成数据传送，由同步脉冲定时打入。 例. 打入地址 打入数据 总线请求 时钟 T1 T3 T2 T4 地址 读出数据 （2）异步总线 无固定时钟周期划分，总线周期时间由传送实际需要决定；以异步应答方式控制总线传送操作。 例. (设备 CPU) 总线批准 (CPU 设备) 主同步 (主 从) 从同步 (从 主) 总线周期 总线传送 （时间可变） （时间可变） 总线权切换 异步应答关系可分为三类： １．不互锁 请求 设备１ 回答 设备２ ２．半互锁 请求 设备１ 回答 设备２ ３．全互锁 请求 设备１ 回答 设备２ （3）扩展同步总线 以时钟周期为时序基础，允许总线周期中的时钟数可变。 S0：DMA控制器提出总线请求，送往CPU。此时CPU正控制系统总线访问主存，DMA控制器处于等待批准状态。可能需要等待几个时钟周期。 S1：CPU结束一次总线周期操作，发出总线批准信号BACK，进入总线控制权交换状态。ＤＭＡ控制器向总线送出地址码，接管总线控制权，并进入Ｓ２状态，一般Ｓ１状态只需一个时钟周期。 Ｓ２：ＤＭＡ控制器发出读命令，从发送设备中读出数据，送入有关的数据寄存器，并发送到数据总线上。 Ｓ３：ＤＭＡ控制器发出写命令，将数据总线信息写入接收设备。 Ｓ４：如果在Ｓ３中还没有完成总线传送，可延长总线周期，进入Ｓ４，继续总线传送操作。Ｓ４可以是一个或多个时钟周期 注意几个“周期”概念： 时钟周期： 总线周期： 经过总线的一次数据传送(访存)时间。 通常包含若干时钟周期。 工作周期： 指令周期中的一个操作阶段。 可包含多个总线周期。 3.按数据传送格式划分 （1）并行总线： 同时传送各位信息。 （2）串行总线： 分时逐位传送各位信息。 CPU内总线：同步、并行 系统总线：同步、异步、扩展同步、并行 CPU一步操作(一次内部数据通路传送)时间。 （模型机的一个总线周期只包含一个时钟周期。） 外总线：异步、并行、串行 1.什么是总线标准 对总线信号组成、信号引脚含义、信号电平等作统一规定。 便于灵活组成系统。 电源、地址、数据、控制 时序：时钟、定时、应答 总线标准 2.为何制定总线标准 3.系统总线信号组成 数传控制：M读/写、IO读/写 中断请求、响应 总线请求、响应 复位…… 总线设计的要素 总线宽度 各功能组中的信号线数，也是总线一次操作可以传输的数据位数，位数越多则一次传输的信息也就多。 总线宽度越宽，越能提高系统性能，但会增加成本。 分时复用——减少总线连接数，降低成本，节约空间，但降低了系统速度，增加了连接和控制的复杂度 总线的仲裁 当多个部件同时申请使用总线时，会出现总线冲突的现象，必须采用一定的方法对总线的使用权进行仲裁。 1.集中式总线仲裁 需要中央仲裁器来管理总线的使用。 分类：链式查询方式—查询链路简单，易于控制 计数器定时查询方式—优先级比较灵活，可靠性较高，但会增加连线数量，控制复杂。 独立请求方式—总线分配速度快，但控制线路数量较大，独立线路较多，成本较高，控制复杂。 (1) 链式查询方式 　　总线授权信号BG串行地从一个I/O接口传送到下一个I/O接口。 若到达的接口无总线请求，则继续往下查询； 若到达的接口有总线请求，信号便不再往下查询，该I/O接口获得了总线控制权。 离中央仲裁器最近的设备具有最高优先级，通过接口的优先级排队电路来实现。 优点: 只用很少几根线就能按一定优先次序实现总线仲裁，很容易扩充设备。 缺点: 对询问链的电路故障很敏感，如果第i个设备的接口中有关链的电路有故障，那么第i个以后的设备都不能进行工作。查询链的优先级是固定的，