CMOS与非门chap4_01讲课.ppt

1、NMOS非门、CMOS非门 2、CMOS与非门 3、CMOS传输门（模拟开关） 4、CMOS门电路的特点 5、CMOS集成门电路的使用注意事项 6、TTL电路与CMOS电路之间的驱动 7、集成门电路驱动不同的负载 8、与非门构成与门、或门、非门 五、用或非门构成与门、或门和非门 逻辑门电路一章小结 1、二极管与门和或门 2、二极管门电路的特点☆ 3、三极管的开关特性（开关状态、开关时间、可靠工作） 4、三极管非门及其工作速度的提高☆ 5、TTL与非门的工作原理 6、TTL门电路的主要参数 7、门电路的线与、总线制联接☆ 8、一般门电路直接线与的后果☆ 9、TTL三态门和OC门 10、TTL集成门电路的使用注意事项☆ 11、 CMOS非门 12、CMOS门电路的特点及使用注意事项☆ 13、TTL门电路和CMOS门电路的互相驱动 14、集成门电路驱动负载 15、用与非门、或非门实现其它逻辑功能☆ 例：交叉路口的交通管制灯有三个， 分红、 黄、绿三色。正常工作时， 应该只有一盏灯亮， 其它情况均属电路故障。 试设计故障报警电路。  解：设定灯亮用1表示， 灯灭用0表示； 报警状态用1表示， 正常工作用0表示。 红、 黄、 绿三灯分别用R、 Y、 G表示， 电路输出用Z表示。 列出真值表。 可得到电路的逻辑表达式为 若限定用与非门实现， 则 据此表达式作出的电路如图示。 如图所示也是全加器的逻辑图、符号、全加器和半加器的关系 下图为4位超前进位加法器的逻辑图 本次课内容 1、组合逻辑电路的分析步骤和设计步骤 2、加法器 3、编码器 真值表 I0 I1 I2 I3 I4 I5 I6 I7 F3 F2 F1 8-3编码器逻辑图 * 用或非门构成与门 用或非门构成或门 用或非门构成非门 1.由给定的逻辑图写出逻辑关系表达式。 分析步骤： 2.用逻辑代数或卡诺图对逻辑表达式进行化简。 3.列出输入输出状态表并得出结论。 电路 结构 输入输出之间的逻辑关系 4-1 组合逻辑电路的分析和综合 4-1-1 组合逻辑电路的分析 例：分析下图的逻辑功能 A B F 真值表 相同为“0” 不同为“1” 异或门 =1 例：分析下图的逻辑功能 A B F 真值表 相同为“1” 不同为“0” 同或门 =1 任务要求 最简单的逻辑电路 1.指定实际问题的逻辑含义，列出真值表，进而写出逻辑表达式。 2.用逻辑代数或卡诺图对逻辑表达式进行化简。 3.列出输入输出状态表并画出逻辑电路图。 设计步骤： 4-1-2 组合逻辑电路的综合 例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。 1.首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出量为 F，多数赞成时是“1”，否则是“0”。 2.根据题意列出逻辑状态表。 逻辑状态表 3.列逻辑表达式并化简 4.根据逻辑表达式画出逻辑图。 ?1 A B B C F A B C F 若用与非门实现 例题 真值表 1 111 1 110 1 101 0 100 1 011 0 010 0 001 1 000 Z RYG 报警电路卡诺图 4-2 加法器 1 1 0 1 1 0 0 1 + 举例：A=1101, B=1001, 计算A+B 0 1 1 0 1 0 0 1 1 加法运算的基本规则： （1）逢二进一。 （2）最低位是两个数最低位的相加，不需考虑进位。 （3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。 （4）任何位相加都产生两个结果：本位和、向高位的进位。 （1）半加器 半加运算不考虑从低位来的进位 A---加数；B---被加数；S---本位和； C---进位。 真值表 真值表 逻辑图 逻辑符号 =1 A B S C ? ? （2）全加器 an---加数；bn---被加数；cn-1---低位的进位；sn---本位和；cn---进位。 相加过程中，既考虑加数、被加数又考虑低位的进位。 半加和： 所以： 逻辑图 半加器 半加器 ? 1 an bn Cn-1 sn cn Scn-1 逻辑符号 多位数加法器 4位串行进位加法器 进位的产生不需等各位和的产生，直接由加数和被加数产生 4-3 编码器 所谓编码就是赋予选定的一系列二进制代码以固定的含义。 n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。 4-3-1 二进制编码器 将一系列信号状态编制成二进制代码。 例：用与非