ch44研讨.ppt

74×138功能表 基本逻辑功能 控制扩展功能 74×138功能表 低电平 有效 74×138功能表 ◎译码器的扩展 用74×139和74×138构成5线-32线译码器。 译码器的应用 ～ ～ ～ ～ 地址 ◎用译码器实现逻辑函数 当E3 =1 ，E2 = E1 = 0时 3线–8线译码器的输出含三变量函数的全部最小项， 基于这点可用该器件实现三变量逻辑函数。 . . . . . . 例 用一片74HC138实现函数 。 在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数。 解： 首先将函数式变换为最小项之和的形式 数据分配器：在通道选择信号作用下，能将数 据分时送到多个不同的输出通道 上去的逻辑电路。相当于多输出 的单刀多掷开关。 原理示意图 ◎数据分配器 74HC138译码器作为数据分配器时的功能表 数据D从E1输入， 当E3=1，E2=0， A2A1A0 = 010 时， 则 用译码器74HC138组成数据分配器 由于 74HC42功能：将8421BCD码译成10个状态输出。 （2）二–十进制（BCD）译码器 引脚图 逻辑图 对于BCD代码以外的伪码（1010～1111这6个代码）Y0 ～Y9 均为高电平。 74HC42功能表 （3）七段显示译码器 共阳极电路 共阴极电路 分段布局图 显示译码器 常用的集成七段显示译码器 CMOS七段显示译码器74HC4511 CMOS七段显示译码器74HC4511功能表 CMOS七段显示译码器74HC4511功能表(续) 例 由74HC4511构成24小时及分钟的译码电路如图 所示，试分析小时高位是否具有零熄灭功能。 解： 4.3.3 数据选择器 1. 数据选择器的定义与功能 功能：在通道选择信号作用 下，将多个通道的数 据分时传送到公共的 数据通道上去。相当 于多个输入的单刀多 掷开关，又称“多路 开关” 。 原理示意图 定义：能实现数据选择功能的逻辑电路。 4选1数据选择器 ◎逻辑图 ◎工作原理及逻辑功能 0 0 0 1 1 0 1 0 1 1 0 I0 I1 I2 I3 功能表 D7 Y Y E 74HC151 D6 D5 D4 D3 D2 D1 D0 S2 S1 S0 8选1数据选择器74HC151 2. 集成电路数据选择器 逻辑符号 74LS151的逻辑图 74LS151的功能表 ◎当E=0时 ◎当E=1时 Y = 0 （1）用数据选择器实现逻辑函数 √ Di =1，对应的最小项 mi 在表达式中出现； √ Di =0，对应的最小项 mi 在表达式中出现。 3. 数据选择器74LS151的应用 由于 式中mi 是地址输入端s2、s1、s0构成的最小项。 故 将函数的输入变量加至s2、s1、s0，通过控制Di 就可得到不同的逻辑函数，即 例 试用74LS151产生逻辑函数 。 解: 比较 Y = L 比较： 译码器与数据选择器产生逻辑函数的异同！ 用两片74151组成2位八选一的数据选择器 ◎位的扩展 （2） 数据选择器的扩展 ◎字的扩展 将两片74LS151连接成一个16选1的数据选择器 （3）实现并行数据到串行数据的转换 输出： F B A =1，表示A大于B； F B A =1，表示A小于B； F B A = =1，表示A等于B。 1. 一位数值比较器 数值比较器：对2个一位数字进行比较（A、B）， 以判断其大小的逻辑电路。 输入：2个一位二进制数 A、B。 4.4.4 数值比较器 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 FA=B FAB FAB B A 输 出 输 入 真 值 表 * * * 第四章组合逻辑电路 4.1 组合逻辑电路分析 4.2 组合逻辑电路的设计 4.3 组合逻辑电路中的竞争冒险 4.4 若干典型的组合逻辑集成电路 4.5* 组合可编程电路 4.6*用Verilog HDL描述组合逻辑电路 4.4 若干典型的组合逻辑集成电路 4.4.1 编码器 4.4.2 译码器/数据分配器 4.4.3 数据选择器 4.4.4 数值比较器 4.4.5 算术运算电路 编码器 (Enc