EDA编程基础(VHDL设计进阶)研讨.ppt

第四章　VHDL设计进阶 §4.1 VHDL的基本描述语句 §4.2 VHDL的设计进阶实例 §4.1 VHDL的基本描述语句 VHDL的基本描述语句包括： §4.1.1 顺序语句 §4.1.2 并行语句 §4.1.3 属性描述与定义语句 §4.1.1 顺序语句 顺序语句只能出现在进程（PROCESS）和子程序中。其特点是按程序书写的顺序自上而下、一条一条的执行。VHDL的顺序语句有： 赋值语句 流程控制语句 等待语句 子程序调用语句 返回语句 空操作语句 §4.1.1 顺序语句 顺序语句只能出现在进程（PROCESS）和子程序中。其特点是按程序书写的顺序自上而下、一条一条的执行。VHDL的顺序语句有： 赋值语句 流程控制语句 等待语句 子程序调用语句 返回语句 空操作语句 顺序语句—赋值语句 赋值语句的功能是将一个值或一个表达式的运算结果传递给某一个数据对象（信号、变量及它们组成的数组）。 赋值语句由三个基本部分组成：赋值目标、赋值符号和赋值源。 赋值目标是所赋值的受体，它的基本元素只能是信号或变量。 赋值符号有两种：“=”和“：=”。信号赋值符号用“=”，变量符号用 “：=”。 赋值源是赋值的主体，它可以是数值，也可以是表达式。 VHDL规定，赋值目标与赋值源的数据类型必须严格一致。 顺序语句—赋值语句 赋值语句有： 信号赋值语句 变量赋值语句 变量赋值与信号赋值的区别在于： 变量具有局部特征，它的有效性只限于所定义的一个进程或子程序中，是一个局部的、暂时性的数据对象。它的赋值是立即发生的，无时间延迟； 而信号具有全局性特征，它不但可作为一个设计实体内部各单元之间的数据传送的载体，而且可通过信号与其他的实体进行通信。它的赋值并不是立即发生的，它发生在一个进程结束时。 顺序语句—赋值语句 变量赋值语句 变量赋值语句格式为： 目标变量名:=赋值源（表达式） 　如：x:=5.0 信号赋值语句 信号赋值语句格式为： 目标信号名=赋值源 　如: y=‘1’ 顺序语句—赋值语句 　　 对于数组元素的赋值，可以采用以下格式： 　 SIGNAL a, b: STD_LOGIC_VECTOR(1 TO 4); a = “1101”; －－为信号a整体赋值 a(1 TO 2)=“10”;－－为信号a中的部分位赋值 a(1 TO 2)= b(2 TO 3); §4.1.1 顺序语句 顺序语句只能出现在进程（PROCESS）和子程序中。其特点是按程序书写的顺序自上而下、一条一条的执行。VHDL的顺序语句有： 赋值语句 流程控制语句 等待语句 子程序调用语句 返回语句 空操作语句 顺序语句—流程控制语句 　 流程控制语句通过条件控制语句来决定是否执行下面的语句。 流程控制语句有： IF语句 CASE语句 LOOP语句 NEXT语句 EXIT语句 顺序语句—流程控制语句 　 流程控制语句通过条件控制语句来决定是否执行下面的语句。 流程控制语句有 IF语句(P58、P223) CASE语句 LOOP语句 NEXT语句 EXIT语句 流程控制语句—IF语句 　格式1： IF 条件句 Then 顺序语句; END　IF； 格式2： IF 条件句 Then 顺序语句； 　　ELSE 　　顺序语句； END IF； 格式3： IF 条件句 Then 顺序语句； ELSIF 条件句 Then 顺序语句； 　　　　… ELSE 顺序语句； END　IF； 格式4： IF 条件句 Then IF 条件句 Then … END IF END IF 流程控制语句—IF语句 IF语句中至少应有1个条件句，条件句必须由BOOLEAN表达式构成。IF语句根据条件句产生的判断结果TRUE或FALSE，有条件地选择执行其后的顺序语句。 流程控制语句—IF语句 【例3-1】2选1多路选择器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux21a IS PORT (a, b, s: IN BIT; y: OUT BIT); END ENTITY mux21a; ARCHITECTURE bhv OF mux21a IS BEGIN PROCESS (a, b, s) - -进程语句