VHDL7电子科技大学研讨.pptVIP

构造体的并行语句 信号赋值语句 数据流描述 元件例化语句 结构描述 进程语句 行为描述 每条并行语句形成一个电路逻辑单元。 构造体的其他语法要点 除了第一句和begin句外，其余各句均以分号结束； 在每一部分中，各语句处于并列状态，执行时不分先后次序； 定义语句需要考虑使用的顺序。 VHDL硬件描述语言 Very high speed integration circuits HDL 起源： 1985年，美国国防部提出计划； 1987年成为IEEE1076标准； 1993和2002年进一步修订完善； 是目前标准化程度最高，适应性最广的HDL语言； VHDL结构 硬件电路模型：外部接口和内部结构 VHDL的程序结构 VHDL程序由模块构成，每个模块对应于一个电路块； 每个模块可由三部分组成： 库和包 library（设计资源） 实体 entity （外部端口） 构造体 architecture（内部结构） VHDL的程序示例 library ieee; use ieee.std_logic_1164.all; ? entity inhibit is port ( x,y: in std_logic ; z: out std_logic); end inhibit; ? architecture rtl of i