- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
* Digital Logic Design and Application (数字逻辑设计及应用) Unused Inputs (不用的CMOS输入端) Never be left Unconnected (or Floating) ( 不用的CMOS输入端绝不能悬空 ) X Z 1k? +5V X Z X Z Increase the capacitive load on the driving signal and may slow things down. (增加了驱动信号的电容负载,使操作变慢) * Digital Logic Design and Application (数字逻辑设计及应用) Fan-out(扇出) The Number of Inputs that the Gate can drive without exceeding its worst-case loading specifications. (在不超出其最坏情况负载规格的条件下, 一个逻辑门能驱动的输入端个数。) Fan-out must be examined for both possible output states, HIGN and LOW (扇出需考虑输出高电平和低电平两种状态) Overall Fan-out = Min (HIGH-state and LOW-state [ 总扇出=min(高态扇出,低态扇出)] DC Fan-out and AC Fan-out (直流扇出 和 交流扇出) * Digital Logic Design and Application (数字逻辑设计及应用) 74HCT Drives 74LS LOW Fan-Out (低态扇出): Fan-out (扇出) HIGH Fan-Out (高态扇出): 高态剩余驱动能力: CMOS: 74HCT IOH = – 4 mA IOL = 4 mA IIH = 1 ?A IIL = – 1 ?A TTL: 74LS IOH = – 400 ?A IOL = 8 mA IIH = 20 ?A IIL = – 0.4 mA 总扇出 * Digital Logic Design and Application (数字逻辑设计及应用) Effects of Loading (负载效应) Loading an Output Beyond its rated Fan-out [ 当输出负载大于它的扇出能力时] Output Voltage become Worse [ 输出电压变差(不符合逻辑电平的规格)] Propagation Delay, Rise and Fall time may Increase ( 传输延迟和转换时间变长 ) Temperature of the device may Increase, Reducing Reliability, Causing device Failure (温度可能升高,可靠性降低,器件失效) * Digital Logic Design and Application (数字逻辑设计及应用) 4.5 Dynamic Characteristics of CMOS (GatesCMOS逻辑门的动态特性) Both the Speed and Power Consumption of a CMOS device depend to a large extent on AC or Dynamic Characteristics of the device and its load ( CMOS器件的速度和功耗在很大程度上取决于器件及其负载的动态特性。) * 4.5 Dynamic Characteristics of CMOS (GatesCMOS逻辑门的动态特性) Speed depends on two characteristics ( 速度取决于两个特性): Transition Time(转换时间) Propagation Delay(传播延迟) The amount of Time that the Output of a logic circuit takes to Change from one state to another. (逻辑电路的输出从一种状态变为另一种状态所需的时间) The amount of Time that it takes for a Change in the Input signal to produce a Change in th
您可能关注的文档
最近下载
- 2025年北京市中考道法真题卷含答案解析 .pdf
- F-DZW智能型电动执行机构说明书.pdf
- 江苏省南京市2026届高三上学期9月学情调研试题 地理试卷含答案.docx VIP
- 信息技术-脑机接口行业深度报告:脑机接口,未来正在到来.docx VIP
- 成立婚介公司商业可行性研究报告.docx VIP
- 最新重庆中考英语答题卡模板.docx VIP
- 2025至2030中国婚介网站行业发展趋势与产业运行态势及投资规划深度研究报告.docx VIP
- 重庆中考英语答题卡模板.docx VIP
- 战舰与海战(中国人民解放军海军指挥学院)网课期末考试答案.pdf
- 浙教版九年级上册科学 第1章 物质及其变化 单元测试卷(含解析).pdf VIP
文档评论(0)