时钟系统和低功耗结构研讨.pptxVIP

合肥工业大学DSP及MSP430实验室;第五章 MSP430单片机时钟系统和低功耗结构;5.1 时钟系统;（2）3个时钟信号 时钟系统模块可以产生3个时钟信号供CPU和外设使用。 ① ACLK：辅助时钟（Auxiliary Clock）。可以通过软件选择XT1CLK、REFOCLK、VLOCLK、DCOCLK、DCOCLKDIV或XT2CLK（当XT2CLK可用时）。DCOCLKDIV是FLL模块内DCOCLK经过1/2/4/8/16/32分频后获得的。ACLK主要用于低速外设。ACLK可以再进行1/2/4/8/16/32分频，ACLK/n 就是ACLK 经过1/2/4/8/16/32分频后得到的，也可以通过外部引脚进行输出。 ② MCLK：主时钟（Master Clock）。MCLK的时钟来源与ACLK相同，MCLK专门供CPU使用，MCLK配置得越高，CPU的执行速度就越快，功耗就越高。一旦关闭MCLK，CPU也将停止工作，因此在超低功耗系统中可以通过间歇启用MCLK的方法降低系统功耗。MCLK也可经1/2/4/8/16/32分频后供CPU使用。 ③ SMCLK：子系统时钟（Subsystem Master Clock）。SMCLK的时钟来源与ACLK相同，SMCLK???要用于高速外设，SMCLK也可以再进行1/2/4/8/16/32分频。;（3）MSP430F5xx/6xx系列单片机 的时钟系统结构图;2．时钟系统的原理; （2）内部调整低频参考时钟振荡器（REFO） 在不要求或不允许使用晶振的应用中，REFO可以用作高精度时钟。经过内部调整，REFO的典型频率为32768Hz，并且可以为FLL模块提供一个稳定的参考时钟源。REFOCLK与FLL的组合，在无须外部晶振的情况下，提供了灵活的大范围系统时钟。当不使用REFO时，REFO不消耗电能。;（3）XT1振荡器（XT1） 如图5.1.2所示。MSP430单片机的每种器件都支持XT1振荡器，MSP430F5xx/6xx系列单片机的XT1振荡器支持两种模式：LF（低频模式）和HF（高频模式）。 ;图5.1.3　XT2振荡器结构框图;（5）锁频环（FLL） 如图5.1.4所示，FLL的参考时钟FLLREFCLK可以来自于XT1CLK、REFOCLK或XT2CLK中的任何一个时钟源，通过SELREF控制位进行选择。由于这3种时钟的精确度都很高，倍频后仍然能够得到准确的频率。FLL能够产生两种时钟信号：DCOCLK和DCOCLKDIV，其中DCOCLKDIV信号为DCOCLK时钟经1/2/4/8/16/32分频后得到（分频系数为D）。; 锁频环是一种非常巧妙的电路，它的核心部件是数控振荡器和一个频率积分器。数控振荡器能够产生DCOCLK时钟，频率计数器实际上是一个加减计数器，“+”输入端上的每个脉冲将使计数值加1，“-”输入端上的每个脉冲将使计数值减1。FLLREFCLK经过1/2/4/8/12/16分频后输入频率积分器的“+”输入端（分频系数为n），DCOCLKDIV经过(N+1)分频后输入频率积分器的“-”输入端，频率积分器的运算结果又输出给数控振荡器，改变数控振荡器的输出频率DCOCLK，构成反馈环。经过反馈调整，最终的结果使频率积分器的“+”输入端的频率与“-”输入端的频率相同，即 ;图5.1.6 MODOSC结构框图; （7）时钟模块失效及安全操作 MSP430单片机的时钟模块包含检测XT1、XT2和DCO振荡器故障失效的功能。振荡器故障失效检测逻辑如图5.1.7所示。;UCS时钟模块控制寄存器列表如表5.1.4所示。;15;15;15;15;15;15;15;? XT1DRIVE：第6～7位，XT1振荡器驱动调节控制位。系统上电时，XT1振荡器以最大电流启动，以实现快速可靠启动。如有必要，用户可手动软件调节振荡器的驱动能力。 00：XT1在低频模式下最低电流消耗，XT1在高频模式下工作在4～8MHz； 01：增强XT1在低频模式下的驱动强度，XT1在高频模式下工作在8～16MHz； 10：增强XT1在低频模式下的驱动能力，XT1在高频模式下工作在16～24MHz； 11：XT1在低频模式下最大驱动能力、最大电流消耗，XT1在高频模式下工作在24～32MHz。 ? XTS：第5位，XT1模式选择控制位。 0：低频模式，XCAP定义XIN和XOUT引脚间的电容； 1：高频模式，XCAP位没有使用。 ? XT1BYPASS：第4位，XT1旁路选择控制位。 0：XT1来源于内部时钟(使用外部晶振)； 1：XT1来源于外部引脚输入(旁路模式)。