modelsim实验论述.docVIP

Modelsim篇 Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。 其主要特点为： （1）RTL和门级优化，本地编译结构，编译仿真速度快，跨平台跨版本仿真； （2）单内核VHDL和Verilog混合仿真； （3）源代码模版和助手，项目管理； （4）集成了性能分析、波形比较、代码覆盖、数据流ChaseX、Signal Spy、虚拟对象Virtual Object、Memory窗口、Assertion窗口、源码窗口显示信号值、信号条件断点等众多调试功能； （5）C和Tcl/Tk 接口C调试； （6）对SystemC的直接支持，和HDL任意混合； （7）支持SystemVerilog的设计功能； 　　 （8）对系统级描述语言的最全面支持，SystemVerilog，SystemC，PSL； （9）ASIC Sign off。 ModelSim分几种不同的版本：SE、PE、LE和OEM，其中SE是最高级的版本，