电工电子技术第11章说课.ppt

第11章 时序逻辑电路 11.1 触发器 11.2 计数器 11.3 寄存器 11.4 时序逻辑电路的应用 第11章 时序逻辑电路 第11章 时序逻辑电路 11.1 触发器 触发器的作用 数字电路可以分为两大类：一类是前面介绍过的组合逻辑电路，另一类就是时序逻辑电路。与组合逻辑电路不同，时序逻辑电路的特点是：任意时刻的输出状态不仅取决于当时的输入信号，还与电路原来的状态有关，即时序逻辑电路具有记忆功能。 实现记忆功能的元件是触发器，触发器是时序逻辑电路的基本组成单元。 第11章 时序逻辑电路 11．1．1 基本RS触发器 电路组成和逻辑符号 信号输入端，低电平有效。 第11章 时序逻辑电路 11.1 触发器 R S Q 1 0 0 1 0 1 0 ①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。 第11章 时序逻辑电路 11.1 触发器 0 1 1 0 R S Q 0 1 0 ②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。 1 0 1 第11章 时序逻辑电路 11.1 触发器 1 1 1 0 ③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。 R S Q 0 1 0 1 0 1 1 1 不变 1 0 第11章 时序逻辑电路 11.1 触发器 0 0 1 1 R S Q 0 1 0 1 0 1 1 1 不变 0 0 不定 ？ ④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。 第11章 时序逻辑电路 11.1 触发器 特性表（真值表） 现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。 次态：触发器接收输入信号之后所处的新的稳定状态。 第11章 时序逻辑电路 波形图 反映触发器输入信号取值和状态之间对应关系的图形称为波形图 R S Q Q 置1 置0 置1 置1 置1 保持 不允许 第11章 时序逻辑电路 11．1．2 钟控RS触发器 　　实际工作中，触发器的工作状态不仅要由触发输入 信号决定，而且要求按照一定的节拍工作。为此，需要 增加一个时钟控制端 CP。 CP 即 Clock Pulse，它是一串周期和脉宽一定的矩形脉冲。 　　具有时钟脉冲控制的触发器称为时钟触发器， 又称钟控触发器。 同步触发器是其中最简单的一种，而基本 RS 触发器称异步触发器。 第11章 时序逻辑电路 11．1．2 钟控RS触发器 R S CP＝0时，R=S=1，触发器保持原来状态不变。 CP＝1时，工作情况与基本RS触发器相同。 第11章 时序逻辑电路 11．1．2 钟控RS触发器 特性表 特性方程 CP=1期间有效 第11章 时序逻辑电路 11．1．2 钟控RS触发器 波形图 不变 不变 不变 不变 不变 不变 置1 置0 置1 置0 不变 第11章 时序逻辑电路 11.1.3 JK 触发器 图11-5 JK触发器逻辑符号 CP为时钟信号输入端。CP端的“＞”符号表示触发器是边沿触发的，靠近方框处的小圆圈表明该触发器是下降沿触发的。J、K为输入信号。 J K Q n+1 说明 0 0 保持 0 1 0 置0 1 0 1 置1 1 1 翻转 Qn Qn 表11-4 JK触发器真值表 特性方程 第11章 时序逻辑电路 波形图 在画边沿触发器的波形图时，应注意两点： 1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）。 2）判断触发器次态的依据是时钟脉冲触发沿前一瞬间（这里是下降沿前一瞬间）输入端的状态。而在CP周期的其他时刻，触发器的状态因无触发信号而保持不变。 设触发器的初