电子线路设计锁相环的说课.pptVIP

实验五、锁相环的研究 一、实验目的 二、实验原理和元器件简介 三、压频变换 四、100倍频电路 五、思考题 一、实验目的 1、了解锁相环原理及其应用 2、观察V/f变换实验电路的压频转换特性 3、观察频率倍增实验电路的频率倍增特性。 二、实验原理和元器件简介 1、基本锁相环的组成 锁相环（Phase-Locked Loop）是一个相位反馈控制系统，它是基于“锁相技术”这一概念，也就是用一个高度稳定的基准信号去控制和同步另一个自激振荡器，使这个振荡器产生的电压频率与基准信号的电压频率相同，而相位保持一个固定的差值，这样就大大提高了该自激振荡器的频率稳定度。 二、实验原理和元器件简介 随着空间技术的发展，极大推动了锁相技术的发展，由于空间通信发射机功率小（约10mw），距离远几百～几千km，接收时的信号功率小到10-17W；信噪比低（约-10~-40dB），只有采用窄带锁相跟踪接收机才能把淹没在噪声中的有用信号提取出来。所以，可以说没有锁相技术的发展，就没有今天的卫星通信、宇宙航行。 二、锁相环原理框图 1、基本锁相环的组成 基本锁相环系统是由相位比较器（PD），压控振荡器（VCO）和环路滤波器（LPF）三部分基本电路组成的一个闭环反馈系统。 二、实验原理和元器件简介 2、压控振荡器（VCO） VCO是本控制系统的控制对象，被控参数通常是其震荡频率，若设控制信号为Vc(t)，其振荡频率fo(t)与控制电压之间的关系可以表示为： fo(t)=k0*Vc(t) 其中k0为比例常数， 是VCO的压控灵敏度， k0越大，则控制灵敏 度越高。 二、实验原理和元器件简介 3、相位比较器（PD） PD是一个相位比较电路，用来控制Vo(t)与输入信号 Vi(t) 之间的相位θe(t) ，并把θe(t) 转化为误差电压Vd(t)输入，Vd(t)通常是一直流电压或者是一低频交流电压，它起着相位差----电压变换作用。 PD特性有两种情况，一种为小信号输入的余弦PD特性，另一种为信号输入时为三角形（线性）PD。在PLL中也同样适用，所以为获得较宽线性鉴相范围，可采用大信号相位比较器。 二、实验原理和元器件简介 4、环路滤波器（LPF） 环路滤波器的作用是滤除因PD(相位比较器)而输出的Vd(t)中所含有的无用中所含有的无用组合频率分量和噪声，从而得到只反映θe(t) 大小的控制信号Vc(t)，它起到传递作用，同时LPF还能滤除瞬间变化的杂散干扰，使环路工作保持稳定。 在此处LPF是一个低通滤波器。 相位比较器和滤波器波形图 PLL电路工作原理 P35 误差电压Vd（t）经LPF成为Vc(t)后将作用于VCO的输入端，并使VCO的振荡频率随时间按余弦规律改变，也就是使f0时而接近fi，时而又离开fi。即频差(ωi-ω0)时大时小。下图所示为闭环后鉴相滤波输出电压Vc(t)波形。由图可见，当Vc(t)增量为正时，频差将增加，Vc(t)增量为负时，频差将减小。由于Vc(t)是一个不对称波形，它将引起附加的直流分量，使VCO的频率f0逐渐向fi靠近， 这称之为频率牵引现象，经过一段 时间后，f0=f i，频差为0。此时， θe（t）不随时间化，是固定的， Vc(t)是不随时间变化的直流电压， 这现象称为锁定，此时PLL工作在 锁定状态。 二、实验原理和元器件简介 5、CD4046 是CMOS锁相环，内包含两个相位比较器，其中PCⅠ是利用异或门组成的比较器，PCⅡ是四组边沿触发式数字相位比较器。另外包含压控振荡器VCO、前置放大器A1、低通滤波器输出缓冲放大器A2和5V基准稳压电路。器件为DIP16封装。 三、实验电路---压频变换器 TTL out与外部计数 四、实验电路---100倍频 倍频原理： 在上图中VCO输出的fo经过n/m分频后再加到PD与fi比较，如下图；即可实现m/n倍频。原理是PLL具有自动校正 VCO频率f0的能力，使f0=fi；下图就是f0’=fi，而f0’= n/m f0，则f0= m/n fi，从而实现倍频；如果 n/m =1/100，即实现100倍频。 四、实验电路---100倍频 只要有一个1/100分频电路就可以实现100倍频，分频的方法很多， CD4518 是双BCD加法计数器； 通过双