Altium Designer 10课件第8章 信号完整性分析.ppt

第8章 信号完整性分析 随着新工艺、新器件的迅猛发展，高速器件在电路设计中的应用已日趋广泛。在这种高速电路系统中，数据的传送速率、时钟的上作频率都相当高，而且由于功能的复杂多样，电路密集度也相当大。因此，设计的重点将与低速电路设计时截然不同，不再仅仅是元器件的合理放置与导线的正确连接，还应该对信号的完整性（Signal Integrity，简称SI）问题给予充分的考虑，否则，即使原理正确，系统可能也无法正常工作。 学习要点 信号完整性分析概念 信号完整性分析规则 信号完整性分析器 8.3.2 在信号完整性分析过程中设定元件的SI模型 8.5.1 二进制计数器PCB信号完整性分析 8.5.2 二进制计数器PCB信号串扰分析 * 8.1 信号完整性分析概述 所谓信号完整性，顾名思义，就是指信号通过信号线传输后仍能保持完整，即仍能保持其正确的功能而未受到损伤的一种特性。具体来说，是指信号在电路中以正确的时序和电压做出响应的能力。当电路中的信号能够以正确的时序、要求的持续时间和电压幅度进行传送，并到达输出端时，说明该电路具有良好的信号完整性，而当信号不能正常响应时，就出现了信号完整性问题。 传输延迟（Transmission Delay） 串扰（Crosstalk） 反射（Reflection） 接地反弹（Ground Bounce） 8.2 信号完整性分析规则设置 在Altium Designer 10的PCB编辑环境中，执行“Design”（设计）→“Rules”（规则）菜单命令，弹出如图所示的PCB设计规则设置对话框。在该对话框中单击“Design Rules”（设计规则）前面的按钮，选择其中的“Signal Integrity”（信号完整性）规则设置选项，即可看到各种信号完整性分析的选项，可以根据设计工作的要求选择所需的规则进行设置。 在Altium Designer 10中包含有13条信号完整性分析的规则 。 激励信号（Signal Stimulus）规则 信号过冲的下降沿（Overshoot-Falling Edge）规则 信号过冲的上升沿（Overshoot-Rising Edge）规则 信号下冲的下降沿（Undershoot-Falling Edge）规则 信号下冲的上升沿（Undershoot-Rising Edge）规则 阻抗约束（Impedance）规则 信号高电平（Signal Top Value）规则 信号基值（Signal Base Value）规则 飞升时间的上升沿（Flight Time-Rising Edge）规则 飞升时间的下降沿（Flight Time-Falling Edge）规则 上升边沿斜率（Slope-Rising Edge）规则 下降边沿斜率（Slope-Falling Edge）规则 电源网络（Supply Nets）规则 8.3 设定元件的信号完整性模型 使用Altium Designer 10进行信号完整性分析是建立在模型基础之上的，这种模型就称为Signal Integrity模型，简称SI模型。 元件的SI模型可以在信号完整性分析之前设定，也可以在信号完整性分析的过程中进行设定。 8.3.1 在信号完整性分析之前设定元件的SI模型 无源元件的SI模型设定 Step 1 在电路原理图中，双击所放置的某一无源元器件，打开元件属性对话框。 Step 2 单击元件属性对话框下方的Add按钮，选择“Signal Integrity”（信号完整性。 Step 3 单击OK按钮后，系统弹出信号完整性模型设定框。在设定框中，只需要在“Type”（类型）文本框中选中相应的类型，然后在 “Value”（定值）文本框中输入值。 Step 4 单击OK按钮，即可完成该无源器件的SI模型设定。 “Signal Integrity Model”设定对话框 IC元器件的引脚编辑 Step 1 打开一个要进行信号完整性分析的项目。 Step 2 执行“Tools”（工具）→“Signal Integrity”（信号完整性）菜单命令后，系统开始运行信号完整性分析器，弹出信号完整性分析器。 Step 3 单击Model Assignments按钮后，系统会打开SI模型参数设定对话框，显示所有元件的SI模型设定情况，供用户参考或修改。 在执行菜单命令“Tools”（工具）→“Signal Integrity”（信号完整性），开始运行信号完整性分析器的时候，系统已经为一些没有设定SI模型的元件添加了模型，这里的状态信息就表示了这些自动加入的模型的可信程度，供用户参考。 状态信息一般有如下几种： Model F