Altium Designer 10课件第10章 可编程逻辑器件设计.ppt

第10章 可编程逻辑器件设计 目前的数字系统设计可以直接面向用户需求，根据系统的行为和功能要求，自上向下地逐层完成相应的描述、综合、优化、仿真和验证，直到生成器件。上述设计过程除了系统行为和功能描述以外，其余所有设计过程几乎都可以用计算机自动完成.大规模可编程逻样器件、EDA工具软件及在系统编程设计方法为数字系统的设计提供了非常灵活的工具和手段，大规模可编程逻辑器件（PLD）和EDA工具的快速发展是EDA技术发展的基础。 Altium Designer 10支持基于FPGA和CPLD符号库的原理图设计、VHDL语言及CUPL语言设计，它用集成的PLD编译器编译设计结果，同时支持仿真。 学习要点 可编程逻辑器件及其设计工具 PLD设计步骤及VHDL设计语言 FPGA应用设计及VHDL应用设计 10.1 FPGA设计系统概述 10.1.2 FPGA电路设计流程 10.2 原理图输入法设计FPGA项目实例 10.2.2 选择默认FPGA芯片 10.2.3 配置设置 10.2.4 生成EDIF文件 10.3 VHDL语言基础 10.3.1 VHDL程序基本结构 10.3.2 VHDL语言要素 10.4 VHDL语法 10.5 利用VHDL语言设计PFGA项目 10.5.2 创建VHDL设计文件 10.5.3 创建顶层电路原理图 10.5.4 建立VHDL测试文件 10.5.5 建立VHDL模型文件和库文件 10.5.6 FPGA项目设置和编译 ⑵ wait until 语句（可综合） 格式： wait until 表达式； 当表达式的值为“真”时，进程被启动，否则，进程被挂起。 wait until 语句有三种表达方式： wait until 信号 = value; wait until 信号’event and 信号 = value; wait until not(信号’stable) and 信号= value; 时钟信号clk的上升沿的描述： wait until clk = ‘1’; wait until rising_edge(clk); wait until clk’event and clk = ‘1’; wait until not(clk’stable) and clk=‘1’; 由以上描述可实现相同的硬件电路结构。 4. null 语句 null为空语句，不作任何操作。 格式： null； 10.4.2 并行描述语句 常用的并行描述语句有： 进程（process）语句 块（block）语句 顺序描述语句的并行版本 并行过程调用语句 元件例化语句 生成语句 ⑴ 进程（process）语句 进程（process）语句最具VHDL语言特色，它提供了一种用算法描述硬件行为的方法。 其特点为： 进程与进程，或其它并发语句之间的并发性。 进程内部的顺序性。 进程的启动与挂起。 进程与进程，或其它并发语句之间的通信。 格式： [标记：] process [( 敏感信号表)] { 进程说明项} begin { 顺序描述语句} end process [标记]； 敏感信号表：进程内要读取的所有敏感信号（包括端口）的列表。每一个敏感信号的变化，都将启动进程。 ⑵ 块语句 块语句将一系列并行描述语句进行组合，目的是改善并行语句及其结构的可读性。可使结构体层次鲜明，结构明确。 语法格式如下： 标记：block [( 块保护表达式 )] { 块说明项 } begin { 并行语句 } end block [ 标记 ]； ⑶ 并行信号赋值语句 并行信号赋值语句包括三种： 简单并行信号赋值 条件信号赋值 选择信号赋值 他们具有共同特点： ⅰ.赋值目标必须是信号，与其它并行语句同时执行，与书写顺序及是否在块语句中无关。 ⅱ.每一信号赋值语句等效于一个进程语句。所有输入信号的变化都将启动该语句的执行。 ① 简单并行信号赋值语句 格式： 信号 = 表达式 ① 简单并行信号赋值语句 格式： 信号 = 表达式 ② 条件信号赋值语句 格式: 目的信号量 = 表达式1 when 条件1 else