网站大量收购独家精品文档,联系QQ:2885784924

第七次课-寄存器与移位寄存器和计数与分频电路技术方案.ppt

第七次课-寄存器与移位寄存器和计数与分频电路技术方案.ppt

  1. 1、本文档共19页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
寄存器与移位寄存器 计数与分频电路 一、P153J3 用标准数字电路器件中的移位寄存器设计一个序列信号发生器,其输入信号为时钟CP,输出信号为序列码F。实验任务要求是: 1.序列发生器模值M=8: 2.各个码位上的码值最右端码位为最先输出的低位: 3.测量时钟信号CP和F的波形。 4.用一片74194和其它器件实现 P153J3-设计过程 74194是4位串入、并入-串出、并出双向移存器。其功能表如下: P153J3-设计过程-方法一 P153J3-设计过程-方法一 修改预置数再改S1S0=“10”,从U1的QA依次输同时返送到U2的左移输入端,使其不断循环,实现左移输出。 此类电路需预置数后再启动。为了避免预置数(加电即可产生所需序列信号)可用一片74LS194外加组合电路(门电路或数据选择器)设计。 P153J3-设计过程-方法二 74LS194加组合电路设计: 1、确定数据移动方向,填写状态表。 P153J3-设计过程-方法二 2、检查QC 、 QB 、 QA 八组三位码,无重码,取74194的低三位输出端可行。若有重码,74194的输出端取四位,按16种状态填写状态表。 3、根据状态表,写出SR的逻辑表达式: P153J3-设计过程-方法三 5、数据反馈电路也可用74151实现: P153J3-设计过程-方法三 输出F可在74194的任一Q端获得,最好不用数据反馈电路的输出端。因74194的两个或两个以上Q端翻转时有延时(功能冒险),使得数据反馈电路的输出有“毛刺”。 若74194采用左移:S1S0=“10”,Q端的数高位向低位移动, SL的数送QD 。 QA先输出, QD、 QC 、 QB的输出经数据反馈电路后送SL。 P153J3-设计过程-方法三 P153J3-调测 用双踪示波器同时观测CP和F 的波形。触发信源应选择F 的通道。至少显示F 一个完整的周期。 记录波形时必须注意CP和F 波形对应的时间关系。 二、 P150J2 用预置法设计一个计数电路。实验要求是:①M=7,并且具有自启动特性;②测试出其各个输出端波形的时间关系;③测试其自启动特性。 用模N的计数器构成模M的计数器(NM),一般采用同步置数的方法。可采用置最小数法、置“0”法和置最大数法。基本思路是使计数器从预置状态开始计数,当计到满足模值为M的终止状态时产生置数控制信号,下一CP周期进行置数,重复计数过程,从而实现模M的计数。 P150J2-设计过程 74LS161是同步置数,异步清零十六进制(M=16)计数器,其功能表 如下 P150J2-设计过程 用74161构成模M计数器的示意图 P150J2-设计过程 置“0”法:同步预置数为全“0”。对于同步预置加计数器,反馈状态为(M-1),本例中反馈状态为7-1=6,即计数器从“000”计到“0110”。可检测QC、QB为“1”,与非反相后置数。 置最大数法:预置数为计数器工作循环中的最大数,最大数=N。对于同步预置加计数器,反馈状态为(M-2),本例中反馈状态为7-2=5,即计数器从“1111”计到“0101”。可将QD反相再和QC、QA为“1”,与非反相后置数。 P150J2-调测 以置“0”法为例: 用双踪示波器同时观测、记录CP和QC的波形。触发信源应选择QC的通道。至少显示QC一个完整的周期,并注意查验、确认QC一个的周期的起始位置。 将观测CP的探头依次分别观测、记录QB、QA波形。 在示波器上QB、 QA 一个的周期的起始位置和QC的起始位置相同。 记录波形时必须注意CP、 QC 、 QB、 QA各波形的时间关系。 使用数字示波器注意事项 使用数字示波器同时观测两路数字信号时应遵循以下基本操作规则: 各通道的输入耦合方式置“直流” 两路信号分上、下半屏显示,勿重叠。认清各通道的横坐标位置。 各通道的垂直偏转灵敏度置1V~2V /div。 水平偏转灵敏度应调整到最大周期 信号至少能显示一个完整的周期。 内触发信源应选择显示最大周期 信号的通道。必要时可采用“脉宽”触发方式。 触发电平(LEVEL)标志线应调整到最大周期 信号的波形上。 自启动性测试步骤(静态测试) 1、CP接单脉冲K9,输入端口D、C、B、A接逻辑电平K1-K8任意四个,输出端口QDQCQBQA接逻辑电平显示L1-L8任意四个。 2、置偏离态: (1)使LD接0,DCBA=偏离态; (2)给一个CP,使QDQCQBQA=偏离态。 3、观察状态: (1)将LD、D、C、B、A恢复回原电路; (2)给若干个CP,观察QDQCQBQA能否进入有效循环中的状态。若能,则电路具有自启动性;若不能,则电路没有自启动性。 谢

文档评论(0)

富贵礼包 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档