电路与电子技术第7章-介绍.ppt

【例7-18】化简逻辑函数 已知约束条件为 集成电路具有体积小、可靠性高、速度快的特点，被广泛采用。 7.4.1 TTL集成门电路 7.4 逻辑门电路 TTL门电路分为两种系列：54系列和74系列 根据工作速度和功耗不同，TTL电路又分为标准系列、高速（H）系列、肖特基（S）系列和低功耗肖特基（LS）系列。 TTL门电路的系列介绍 系列 主要参数 平均传输延迟时间 ns 平均功耗 mW 最高工作频率 MHz 54/74 10 10 35 54/74H 6 22 50 54/74S 3 19 125 54/74/LS 5 2 45 表7-17 国产TTL电路各系列的典型性能表 +VCC（+5V Y R4 R2 R1 3kΩ T2 R5 R3 T3 T4 T1 T5 b1 c1 A B +VCC A B 1 TTL与非门的电路结构与工作原理 0 1V 不足以让 T2、T5导通 三个PN结 导通需2.1V ① 任一输入为低电平（0.3V）时 +5V Y R4 R2 R1 3kΩ R5 T3 T4 T1 B1 C1 A B 0 1V uO Vcc-uR2-uBE3-uBE4?3.4V高电平！ 实现了输入有低，输出为高的逻辑关系。 uO + - 全导通 电位被钳 在2.1V 全反偏 ?1V 截止 +5V Y R4 R2 R1 3kΩ T2 R5 R3 T3 T4 T1 T5 B1 C1 A B ② 输入全为高电平（3.6V）时 全反偏 饱和 uF 0.3V 此电路 +5V Y R2 R1 3kΩ T2 R3 T1 T5 B1 C1 A B AB段 截止区 uI 0.6V T2 T5截止, uO 3.6V （2）TTL电路的特性和参数 测试电路 +5V VI VO R 3.4V 2.4V 0.4V 0.3V A 0.6V 1.3V 3.4V B C D E uO uI 0 UT 0.3V BC段 线性区 uI 0.6V T2放大T5截止, uO↓ 转折电压 阈值电压、门槛电压 UT 1.4V ①输出高电平： UOH 3.4V； 输出最小高电平：UOH min 2.4V； 输出低电平： UOL 0.3V； 输出最大低电平： UOL max 0.4V； CD段 转折区 uI 1.3V T2T5导通, uo↓↓ T3 T4截止 DE段 饱和区 uI 1.4V T2T5饱和, uO 0.3V 0.8V 2.0V UOFF UON 3.4V 2.4V 0.4V 0.3V A 3.4V B C D E uO uI 0 UT ②关门电平： UOFF 最大输入低电平 UIL max UOFF UIL max 0.8V； UI≤UOFF，则UO≥ 2.4V, T5管截止称“关门” ②开门电平： UON 最小输入高电平 UIH min UON UIH min 2V； UI≥UON，则UO≤ 0.4V, T5管饱和称“开门” UOFF愈大、 UON愈小，抗干扰能力愈强。 抗干扰能力 ——噪声容限 低电平噪声容限：UNL UNL UOFF－ UIL UOFF－UOL max 0.8 －0.4 0.4V UNL 高电平噪声容限：UNH UNH UIH－ UON UOH min －UON 2.4 －2 0.4V UNH ③转折电压 阈值电压、门槛电压 UT 1.4V UOFF UON 3.4V 2.4V 0.4V 0.3V A 3.4V B C D E uO uI 0 UT TTL门输入端悬空相当于接高电平。 关门电阻: ≤ 则输入: 输出为高电平。 ≤ 开门电阻: ≥ 则输入: 输出为低电平。 ≥ （4）输入端负载电阻 （5）输入电流 R3 +5V R1 IB1 UI II T1 T2 最大输入低电平电流 IIL max 1~3mA 最大输入高电平电流 IIH max 几十微安 ＜40μA uI V UT 1.4V II mA -1.4 0 输入伏安特性 （6）负载能力——扇出系数N 按灌电流负载计算： 按拉电流负载计算： 如：7400， IOL 16mA, IIL 1.6mA 如：7400， IOH 0.4mA, IIH 40μA （7）平均传输延迟时间 tpd 50% 50% tpd1 tpd2 输入波形ui 输出波形uO TTL的 tpd 约在 10ns ~ 40ns，此值愈小愈好。 7.4.2 CMOS集成门电路 1. MOS管的符号及开关特性 ① NMOS管 Ugs 栅极 漏极 源极 g d s Ugs 栅极 漏极 源极 g d s ② PMOS管 Ugs 栅极 漏极 源极 g d s Ugs 栅极 漏极 源极 g d