Ch14T_MOSFET概述.doc

13 -  PAGE 14 電子學實習 單元十四 場效電晶體特性與基本放大器 13 -  PAGE 13 13 - 1 單元十四 場效電晶體特性與基本放大器 實習14-1：MOSFET輸出特性與阻抗 一. 相關原理 FET依其結構及動作原理可分為： 1.接面場效電晶體( Junction FET ，JFET )。 2.金屬氧化物半導體場效電晶體或金氧半場效電晶體( Metal Oxygen Semiconductor FET，MOSFET )。 MOSFET依其通道形成方式又可分成增強型( Enhancement-Type )與空乏型( Depletion-Type )兩種。以n channel增強型MOSFET來說明FET之動作原理： 1. 空乏區與通道之形成 空乏區：加入VGS，則正電壓會將Gate下之自由電洞推走，形成載子空乏區，此空乏區為不能移動之受體雜質(硼)電荷構成(帶負電荷)。 通道：正電壓亦會把電子從n型半導體之D，S吸引到Gate下，當累積到足夠數目時，便形成n型區，將D，S連接起來。 臨界電壓( Thresold Voltage )：能夠在閘極下累積足夠的移動電子，以形成通道所需之VGS稱之，記做Vt。 2. 截止區( Cut-Off Region )：VGSVt時，無法形成通道，MOSFET為截止狀態。 圖14-1 MOSFET物理結構 圖14-2 增強型MOSFET之電路符號 3. 三極管區( Thiode Region )：VDS很小時 ?VGS0：故自由電子由S流到D( 電流iD由D流到S )。 ?VGS=Vt時：通道剛感應出來iD≒0 ?VGSVt：更多之自由電子被吸引至通道中，造成電導增加( 或電阻減少 )，相當於通道深度增加。電流由VDS造成，故iD正比於(VGS-Vt)與VDS ( 14-1 ) 其中 ?n為常數，稱為電子移動率( Electron mobility ) Cox為閘極與基板間氧化層之單位面積電容值( Oxide capacitance ) 當VDS很小時，(14-1)式可再近似成 ( 14-2 ) 4. 飽和區( Satruation Region )：VDS加大後 通道是錐形，因通道深度正比於閘極與通道上之電壓差，而於S端：VGS D端：VGS-VDS=VGD，因VGS、VDS均為正電壓，故VGS＞VGD，通道於S端最深，D端最淺。 當VDS增加使得D端之Gate與通道電壓差只有Vt時，即VGS-VDS=Vt ( 或VDS=VGS-Vt )則D端之通道深度≒0，此時通道稱之為被夾止( Pinch-Off )。超過pinch-off電壓後，VDS再增加對通道之影響甚小，iD亦維持在VDS=VGS-Vt時之值，故此時iD為飽和( Saturation )，剛進入飽和區之VDS記為VDS,sat.。VDS與通道之關係可由圖14-4所示。 綜合上述增強???n MOSFET之物理動作原理可得iD對VDS之曲線如圖14-5所示。 三極管區與飽合區之邊界曲線為VDS=VGS-Vt，此式代入(14-1)式可得 ( 14-3 ) 關係曲線如圖14-6。曲線於操作點之斜率id/vgs為小訊號等效電路之互導gm， 圖14-3 VDS很小，MOSFET於三極管區時之iD-VDS特性曲線 圖14-4 通道形狀與VDS之關係( VGS固定 ) 圖14-5 增強型n MOSFET之iD-VDS特性曲線 圖14-6 增強型n MOSFET於飽和時之iD-VGS特性曲線 ( 14-4 ) 考慮通道長度調變效應( Channel-Length Modulation Effect )時，則VDS增加，等效通道長度會縮短，因K與通道長度L成反比，故K與iD會隨VDS增加而稍有增加，此可藉由(14-3)式中加入(1+λVGS)因子來加以描述 ( 14-5 ) 其中，VA類似BJT之爾利電壓( Early Voltage )，此效應對圖14-5之影響如圖14-7所示，小訊號等效電路中輸出電阻rO之定義，仿BJT為 ( 14-6 ) 圖14-7 飽合區VDS對iD之效應特性曲線之影響 空乏型MOSFET其通道為崁入半導體，而非感應產生，如加上正?GS，則可以把更多之電子吸入通道而增強通道；若加上負?GS，則會將電子排出通道，空乏通道中之電荷載子，使通道變淺。當負?GS值往負的方向增加到某一電壓值，使得通道內之電荷完全空乏，即使有?DS，iD亦降為零，此負?GS值即為n通道空乏型MOSFET之臨界電壓Vt。故空乏型MOSFET，以n通道為例，加正?GS可以作為增強型操作；加負?GS可以作空乏型操作，其iD-?GS特性曲線可以說明其操作模式，如圖14-8所示，其中?