数字电子技术1课程方案.ppt

1. 门电路 §1.1 概述 §1.2 分立元件门电路 二、或逻辑及或门 3）二极管或门 三、非逻辑及非门 3）三极管非门 当UA 0.3V时: 2 当UA 3.2V时: 估算IB : 四、DTL电路 与非门： 或非门： 采用不同的逻辑极性，则实现的逻辑关系也不同。 逻辑关系: §1.3 TTL与非门 1.3.1 TTL与非门电路结构和工作原理 二、 工作原理 TTL与非门 1.3.2 TTL与非门外特性和参数 二、输入负载特性 UI ＝（RI ）） 三、扇出系数 fan out 四、动态特性 对TTL与非门的要求：  § 1.4 其它类型的TTL门电路 2 . OC门结构 3 .“线与”电路 二 、三态输出与非门（TS门） 2 . 工作原理 3 . 用途 三 、与或非门 §1.5 MOS门电路 MOS门的开关作用 二 、 MOS门电路 有源负载的MOS反相器（非门） 2. CMOS反相器 3. CMOS与非门 4. CMOS或非门 本章小结： 附: 门电路的常见逻辑符号 2. 逻辑代数基础 §2.1 逻辑代数运算法则 一、几种形式的吸收律 二、德 ? 摩根定理 　四、反演定理 §2.2 逻辑函数的化简?公式化简法 三、逻辑函数的化简 1、合并法 2、吸收法 3、包含法 4、配项法 　 ?化简结果不唯一 五、标准“ 与或”式 二、化简步骤 三、勾圈化简 也可以取F 0的项化简: 四、具有约束的逻辑函数的化简 例题:将下列具有约束项的逻辑函数化为 最简与或式。 利用约束项进行化简 小结： 3. 组合逻辑电路 §3.1 组合电路的分析 3.1.1 异或门、半加器 二、对逻辑式进行化简： 三、列真值表： 由真值表写逻辑式：写函数值为1的与或式。 半加器： 半加器： 3.1.2 译码器 一、通用译码器： 对组合电路组件的要求 组件：3 — 8线译码器 二、显示译码器： 数码显示器 74LS48 功能表 共阴极七段显示器工作示意图： 小结：组合电路的分析 §3.2 组合电路的设计及典型组件介绍 例题： 设计过程： 　3. 用与非门实现: 画出逻辑图 —用与非门实现: 3.2.1 编码器 二—十进制编码器框图： 拨码盘 二—十进制编码器设计 用与非门实现的逻辑图: 用与非门实现的逻辑图: 3.2.2 全加器 3.2.3 数码比较器 比较大小的规则（三条）： 一、一位数码比较器 一、一位数码比较器真值表： 二、四位数码比较器 四位数码比较器逻辑式： 四位数码比较器的真值表： 3.2.4 数据选择器 设计：四选一数据选择器 2. 逻辑式： 3. 逻辑图： 集成电路组件：74LS153 — 双4选1数据选择器 74LS153 功能表: 例1. 用一片74LS153组成8选1: 小结：组合电路的设计 §3.3 中规模组合逻辑组件的灵活应用 中规模组合逻辑组件逻辑图的分析： 例1. 3.画出逻辑图： 例1方案二：用8选1—74LS151实现 例1.用8选1—74LS151实现 2.画出逻辑图： 例1方案三: 用3-8线译码器—74LS138实现 例1方案归纳: 作业 分别用译码器74LS138 、选择器74LS151及部分门电路设计一个逻辑电路。现逻辑函数： 例2. 2.画出逻辑图： 方案二：用双2-4线译码器74LS139 实现逻辑函数: 2. 逻辑图： 方案三：用双2-4线译码器74LS139 实现逻辑函数:F AB+C 2. 逻辑图 例2方案归纳: §3.4 组合电路中的竞争-冒险现象 　例1：与门的竞争-冒险 例2：2—4线译码器 2—4线译码器真值表： 消除办法： 例1：消除竞争-冒险的电路 波形关系 例2：消除竞争-冒险的电路 添项 本章小结 例4： 设计三个四位数的比较器，可以对A、B、C 进行比较，能判断： （1）三个数是否相等。 （2）若不相等，A数是最大还是最小。 比较原则： 先将A与B比较，再A与C比较： 可以用两片74LS85实现。 若A B A C，则A B C； 若A B A C，则A最大； 若A B A C，则A最小。 1：A B C 1：A最小 1：A最大 “1” “1” （A B）L （A B）L A B A B A B （A B）L B2 B0 A2 A2 B3 B1 A3 A1 （1） （A B）L （A B）L A B A B A B （A B）L B2 B0 A2 A0 B3 B1 A3 A1 （2） C1 C0 C3 C2 C: B: B1 B0 B3 B2 A1 A0 A3 A2 A: 作用：从一组 几路 数据中选择一路信号输出。 数据选择器又称多路开关，可控多路择一器。 D3 D2 D1 D0 Y 选择