数字逻辑设计第3章.兰京川课程方案.ppt

下载文档 降价啦

3
0
约小于1千字
约 44页
2017-05-04 发布于湖北
举报
版权申诉
保障服务

数字逻辑设计第3章.兰京川课程方案.ppt

1、本文档共44页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

第3章数字电路;3.1 逻辑信号和门电路;3.1 逻辑信号和门电路;基本逻辑运算：与（AND）;基本逻辑运算：或（OR）;基本逻辑运算：非（NOT）;与非和或非;真值表;3.2 逻辑系列;3.2 CMOS逻辑;2、MOS晶体管;MOS晶体管;MOS晶体管;MOS管的基本开关电路;3、基本的CMOS反相器;4、CMOS与非门;4、CMOS或非门;5、扇入（fan－in）;6、非反相门;VDD = +5.0V;3.4 CMOS电路的电气特性;3.5 CMOS稳态电气特性;逻辑电平规格 ;直流噪声容限（DC noise margin）多大的噪声会使最坏输出电压被破坏得不可识别;带电阻性负载的电路特性;VCC = + 5.0V;VCC = + 5.0V;非理想输入时的电路特性;扇出（fan-out）;负载效应;不用的CMOS输入端;电流尖峰和去耦电容器;3.6 CMOS动态电气特性;转换时间;传播延迟;功率损耗;功率损耗;3.6 CMOS动态电气特性;3.7 其他CMOS输入输出结构;施密特触发器输入;三态输出;输出电平？？造成逻辑混乱;漏极开路输???;A