集成电路的版图设计专题精讲.ppt

设计规则的表示方法（p.330） 以?为单位也叫做“规整格式” ：把大多数尺寸（覆盖，出头等等）约定为?的倍数?与工艺线所具有的工艺分辨率有关，线宽偏离理想特征尺寸的上限以及掩膜版之间的最大套准偏差，一般等于栅长度的一半。 优点：版图设计独立于工艺和实际尺寸 以微米为单位也叫做“自由格式” ：每个尺寸之间没有必然的比例关系， 提高每一尺寸的合理度；简化度不高 。 目前一般双极集成电路的研制和生产，通常采用这类设计规则。在这类规则中，每个被规定的尺寸之间，没有必然的比例关系。这种方法的好处是各尺寸可相对独立地选择，可以把每个尺寸定得更合理，所以电路性能好，芯片尺寸小。缺点是对于一个设计级别，就要有一整套数字，而不能按比例放大、缩小。 ; 1. ?设计规则或规整格式设计规则 70年代末，Meed和Conway倡导以无量纲的“?”为单位表示所有的几何尺寸限制，把大多数尺寸（覆盖，出头等等）约定为?的倍数。通常?取栅长度L的一半，又称等比例设计规则。由于其规则简单，主要适合于芯片设计新手使用，或不要求芯片面积最小，电路特性最佳的应用场合。在这类规则中，把绝大多数尺寸规定为某一特征尺寸“?”的某个倍数。与工艺线所具有的工艺分辨率有关，线宽偏离理想特征尺寸的上限以及掩膜版之间的最大套准偏差。 优点：版图设计独立于工艺和实际尺寸。; ⑴ 宽度及间距： 关于间距： diff：两个扩散区之间的间距不仅取决于工艺上几何图形的分辨率，还取决于所形成的器件的物理参数。如果两个扩散区靠得太近，在工作时可能会连通，产生不希望出现的电流。; poly-Si：取决于工艺上几何图形的分辨率。 Al:铝生长在最不平坦的二氧化硅上， 因此，铝的宽度和间距都要大些，以免短路或断铝。 diff-poly：无关多晶硅与扩散区不能相互重叠，否则将产生寄生电容或寄生晶体管。; ⑵ 接触孔： 孔的大小：2??2? diff、poly的包孔：1? 孔间距：1? ; ⑶ 晶体管规则： 多晶硅与扩散区最小间距：?。 栅出头：2?，否则会出现S、D短路的现象。 扩散区出头：2?，以保证S或D有一定的面积。; ⑷ P阱规则： ;版图设计图例;MOS集成电路的版图设计规则;;;;;;;p.333;17;18;19;20;21;22;MK1;24;25;26;27; 2. 微米设计规则，又称自由格式规则 ——80年代中期，为适应VLSI MOS电路制造工艺，发展了以微米为单位的绝对值表示的版图规则。针对一些细节进行具体设计，灵活性大，对电路性能的提高带来很大方便。适用于有经验的设计师以及力求挖掘工艺潜能的场合。目前一般的MOS IC研制和生产中，基本上采用这类规则。其中每个被规定的尺寸之间没有必然的比例关系。显然，在这种方法所规定的规则中，对于一个设计级别，就要有一整套数字，因而显得烦琐。但由于各尺寸可相对独立地选择，所以可把尺寸定得合理。 ;图1.10;;;;33;34;35;36;37;38;39;40;41; 双极型IC版图设计的一般规则; ①隔离区的数目尽可能少 pn结隔离的隔离框面积约为管芯面积的三分之一，隔离区数目少，有利于减小芯片面积。集电极电位相同的晶体管，可以放在同一隔离区。二极管按晶体管原则处理。全部电阻可以放在同一隔离区内，但隔离区不宜太大，否则会造成漏电大，耐压低。为了走线方便，电阻也可以分别放在几个隔离区内。 各压焊块(地压焊块除外)都故在隔离区内，以防止压焊时压穿SiO2，造成与衬底短路，管芯外围也要进行大面积隔离扩散，以减少输入端箝位二极管的串联电阻。 ;隔离区的划分; ②注意防止各种寄生效应 隔离槽要接电路最负电位，电阻岛的外延层接最高电位。这是保证pn隔离效果的必要条件，使pn隔离区结始终处于反偏置状态。输入与输出端应尽可能远离，以防止发生不应有的影响。电阻等发热元件要故在芯片中央。使芯片温度分布均匀。 ; 设计铝条时，希望铝条尽量短而宽。铝条本身也要引入串连电阻，因此也需计算铝条引入的串联电阻对线路的影响。铝条不能相交，在不可避免的交叉线时，可让一条或几条铝条通过多发射极管的发射极区间距或发射区与基区间距，也可从电阻上穿过，但不应跨过三次氧化层。 必须采用“磷桥”穿接时，要计算“磷桥”引入的附加电阻对电路特性的影响。一般不允许