微机原理第2讲课程方案.ppt

;（1）地址码结构 计算机执行一条指令所需要的全部信息都必须包含在指令中。对于一般的双操作数运算类指令来说，除去操作码之外，指令还应包含以下信息： 第一操作数地址，用A1表示。 第二操作数地址，用A2表示。 操作结果存放地址，用A3表示。 下条将要执行指令的地址，用A4表示。 这样，一条指令的格式可以细分为（OP表示具体的操作，Ai表示地址）： ;如果将指令按顺序依次存储在存储器中，用一个程序计数器（Program Counter，PC）来存放指令地址。通常每执行一条指令，PC就自动加1（设每条指令只占一个主存单元），直接得到将要执行的下一条指令的地址。 ;三地址指令执行完后，主存中的两个操作数均不会被破坏。然而，通常并不一定需要完整的保留两个操作数。如果让第一操作数地址同时兼作存放结果的地址（目的地址），这样即得到了二地址指令，其格式为： ;只有一个地址的指令为一地址指令。那么另一个操作数来自何方呢？指令中虽未明显给出，但隐含着放在CPU内部的一个特殊存储器（专门寄存器）中的操作数。因为这个寄存器在连续性运算时，保存着多条指令连续操作的累计结果，故称为累加寄存器(Accumulator，Acc)。 它的指令格式为： ;（2）操作码; 最常用的非规整型编码方式是扩展操作码法。因为如果指令长度一定，则地址码与操作码字段的长度是相互制约的。为了解决这一矛盾，让操作数地址个数多的指令（三地址指令）的操作码字段短些，操作数地址个数少的指令（一或零地址指令）的操作码字段长些，这样既能充分地利用指令的各个字段，又能在不增加指令长度的情况下扩展操作码的位数，使它能表示更多的指令。;4位操作码的编码0000~1110定义了15条三地址指令，留下1111作为扩展窗口，与下一个4位(A1)组成一个8位的操作码字段。 8位操作码的编11111110定义了15条二地址指令，留为扩展窗口，与下一个4位(A2)组成一个12位的操作码字段。 12位操作码的编码111111110000~111111111110定义了15条一地址指令，扩展窗口为111111111111，与A3组成16位的操作码字段。 最后，16条零地址指令由16位操作码的编码给出。;CPU指令集分??? ;早期的CPU全部是CISC架构，它的设计目的是要用最少的机器语言指令来完成所需的计算任务。比如对于乘法运算，在CISC架构的CPU上，需要这样一条指令： MUL ADDRA, ADDRB 就可以将ADDRA和ADDRB中的数相乘并将结果储存在ADDRA中。将ADDRA, ADDRB中的数据读入寄存器，相乘和将结果写回内存的操作全部依赖于CPU中设计的逻辑来实现。这种架构会增加CPU结构的复杂性和对CPU工艺的要求，但对于编译器的开发十分有利。比如上面的例子，C程序中的a*=b就可以直接编译为一条乘法指令。;RISC架构要求软件来指定各个操作步骤。上面的例子如果要在RISC架构上实现，将ADDRA, ADDRB中的数据读入寄存器，相乘和将结果写回内存的操作都必须由软件来实现，程序： MOV A, ADDRA; MOV B, ADDRB; MUL A, B; STR ADDRA, A。 这种架构可以降低CPU的复杂性以及允许在同样的工艺水平下生产出功能更强大的CPU，但对于编译器的设计有更高的要求 ;2 寻址技术 ; 目前使用最普遍的编址方式是字节编址，这是为了适应非数值应用的需要。字节编址方式使编址单位与信息的基本单位（一个字节）相一致，这是它的最大优点。然而，如果主存的访问单位也是一个字节的话，那么主存的带宽就太窄了，所以编址单位和主存的访问单位是不相同的。通常主存的访问单位是编址单位的若干倍。在采用字节编址的机器中，如果指令长度是32位。那么每执行完一条指令，程序计数器要加4。如果数据字长是32位，当连续访问存储器时，每读写完一个数据字，地址寄存器要加4。由此可见，字节编址方式存在着地址信息的浪费。;指令寻址和数据寻址 ;基本数据寻址方式 ;寄存器寻址 ;间接寻址 ;寄存器间接寻址 ;变址寻址 ;基址寻址 ;相对寻址 ;3 CPU结构和功能 ;CPU的寄存器 ;4 参数与型号 ;;3）数据总线宽度 数据总线宽度指的是数据总线的条数。数据总线宽度则决定了CPU与主存以及输入输出设备之间进行一次数据传输的信息量。也就是一次传输的二进制位数。 计算机的总线是CPU与外部（存储器、输入输出设备