案例2-OTA运算放大器的设计概述.doc

简单运算放大器的设计 1.运算放大器的电路设计 图1所示是一个电容性负载的两级CMOS基本差分运算放大器。其中P1为运算放大器的电流偏置电路，为了减小电源电压波动的影响，改偏置电路采用了在改进型威尔逊电流镜电路中又增加了一个电阻R1的结构；P2为运算放大器的第一级放大器；P3为运算放大器的第二级放大器。为使运算放大器的工作稳定，在第一级放大器和第二级放大器之间采用补偿网络来消除第二个极点对低频放大倍数、单位增益带宽和相位裕度的影响。在运算放大器的电路结构图中，M1、M2、M3、M4、M5构成PMOS对管作为差分输入对，NMOS电流镜作为输入对管负载，PMOS管M5作为尾电流源的标准基本差分运算放大器；M6、M7构成以PMOS管作为负载的NMOS共源放大器；M14（工作在线性区）和电容Cc构成运算放大器的第一级和第二级放大器之间的补偿网络；M9~M13以及R1组成运算放大器的偏置电路。 运算放大器的设计指标如表1.其设计流程是：首先根据技术指标，手工估算电路中各晶体管的宽长比；然后在对其进行仿真；通过反复的仿真和修改各个晶体管的参数，进行电路参数的优化，最终达到设计要求的性能指标。 表1 运放性能指标 性能单位数值小信号低频电压增益V/V80dB单位增益带宽MHz500MHz压摆率V/uS10 V/uS负载电容pF1相位裕度度60P2 P1 P3 图1两级CMOS基本差分运算放大器 2. 运算放大器的手工计算 从该运放设计所采用的工艺模型mm0355v.l中查得以下工艺参数： Kn=179.8μA/V2 Vthn=0.55V Kp=-63.8μA/V2 |Vthp|=0.73V 1）通过压摆率SR求M5的漏极电流 若米勒补偿电容Cc=2pF，因为SR=ID5/Cc。要求SR10V/μS，假设SR=100V/μS,ID5为M5的漏极电流，则：ID5=SR×Cc=100 V/μS×2E-12=200μA。由于流过M5的电流为200μA，则流过M1、M2、M3和M4的电流为200μA/2=100μA。 2）通过MOS管的饱和区和线性区的临界过驱动电压求M5的W/L宽长比 因为M5工作在饱和区，则VDS5≥(VGS5-|Vthp|),在线性区和饱和区的交界处的临界过驱动电压Veff5=VDS5= VGS5-|Vthp|,则： 若共模输出电压的最大值的要求为2.1V。 由于Vin(cm)max=VDD-Veff5-VGS1=3.5V,且VGS=Veff+|Vthp|。假设M5和M1管的临界过驱动电压相同，即Veff5=Veff1=Veff。 则2.1=3.3-Veff-Veff-|Vthp|=3.3-2Veff-0.73，即Veff=0.47V，所以（W/L）5=28.38 3）通过MOS管的饱和区和线性区的临界过驱动电压求M6的W/L宽长比 同理可得： 假设ID6=ID5=200μA，且电路输出的最大摆幅为3V，即VOUT（max）=3.0V=VDD-Veff6,所以Veff6=3.3-3.0=0.3V，所以（W/L）6=69.66 4）求M7的W/L宽长比 输出摆幅的最小值为VOUT（min）=0.3V=Veff7 则（W/L）7=24.72 5）求M3和M4的W/L宽长比 为防止版图的系统误差，M7、M6、M5和M4的尺寸满足： 则（W/L）3=（W/L）4=4.94 6）求M1和M2的W/L宽长比 由于单位增益带宽GBW=gm1/2πCc=127MHZ,则 gm1=2π×Cc×GBW=6.28×2e-12×127e6=1.597mS 有因为 所以（W/L）1=（W/L）2=200 7）求运放偏置电路各晶体管的W/L宽长比 运放的偏置电流镜电路采用与差分运放尾电流比例为1/10的电流设置，则M8、M9、M10、M11和M12的W/L宽长比应为M5的W/L宽长比的1/10。即： （W/L）8=（W/L）9=（W/L）10=（W/L）11=（W/L）12=2.83 因为该偏置电流镜电路中所有晶体管都工作在饱和区，根据NMOS的饱和萨氏方程，有VGS12=VGS13+R1IOUT，即 若R=1KΩ，则（W/L）13=2×2.83=5.66 3. 验证手工计算的运放的主要参数 小信号低频电压增益（DCGain） 第一级运放放大倍数： 第二级运放放大倍数： 其中，gm1和gm7分别为NMOS管M1和M7的跨导；gd2,gd4,gd6和gd7分别是M1,M4,M6和M7的输出电导。并且有 gm1=1.597mS, =1.333mS 根据MOS管输出电阻的经验公式，对于NMOS管，有rds=8000L(μm)/Id(mA);对于PMOS管，有rds=12000L(μm)/Id(mA).