数字电子第5章锁存器和触发器概论.pptVIP

本课应重点掌握的内容 集成双D触发器74HC74 1 国际符号 状态输出 直接置位端:低电平有效 直接复位端:低电平有效 CP上升沿触发 刷新 2 功能表 输 入 输 出 SD RD CP D Q Q 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 上升沿之前瞬间D的状态 上升沿之后瞬间Q的状态 5.3.2 维持阻塞D触发器（自学） 1. 工作原理 1 . CP 0 0 1 1 保持原态 D D D D 2 . CP 0 1 1 D D 当D 0时 Q 0 当D 1时 Q 1 即:Q D 3 . CP 1 1 1 0 0 1 0 1 1 0 1 置1维持线 0 1 阻塞了Q3 0 置0阻塞线 置1维持线 置0阻塞线 0 1 0 0 1 若CP 瞬间使Q 0 既阻塞了D 1信号进入触发器,又在Q3和Q2的共同作用下将Q3维持为0 置1阻塞 置0维持线 若CP 瞬间使Q 1 此时若D 0,Q4 1 但因 因这三条控制线的共 同作用使触发器在 CP 1期间，Qn+1 Qn 2. 典型集成D触发器74LS74 直接置位端低电平有效 0 0 1 直接复位端低电平有效 0 0 1 1 1 1 1 0 1.电路结构: 1J 1K J K CP Q Q 5.3.3 利用传输延迟时间的边沿JK触发器 下降沿触发 2.工作原理 1 .