集成电路(IC)封的截面显微组织检验方法.docVIP

集成电路 (IC)封装的截面显微组织检验方法 引言 电子学是工程学的一个重要分支, 它是一门关于为了有用的目的而对电子进行控制的学科。运用物理学的知识得知, 电子的流动可以在真空、气体、或液体中进行，也可以在固体中受限制地流动（半导体）、接近不受限制地流动（导体）、或完全不受限制地流动（超导体）。 当今, 电子产品正变得越来越复杂，工程技术人员总是力图将许多部件放在一个小小的“黑匣子”中。制造商总是想把大部分资金用在改善其生产设施，而只愿意留下很少一部分资金用于质量控制。最坏的情况是，大多数公司宁愿把他们的质量控制资金用于基本设备投资，例如购买新型扫描电子显微镜、透射电子显微镜，或是厄歇谱仪，只剩下很少一部分钱用来购买试样制备设备和消耗器材。一个众所周知的现象就是人们对试样制备的重要性一直不够重视。另一方面, 毫无疑问，最终产品的质量和可靠性取决于每个部件的性能。然而，这也总是电子工业的一个令人头痛的问题。对电子产品的截面进行金相检验是一种众所周知并通常广为接受的检验方法。 然而，大多数电子产品的金相技术人员可能面临的一个问题就是他们需要进行磨光和抛光的材料比预期的复杂和困难。他们也许从来没有学习过如何去处理多层基体材料，而他们在大学学习时只学过如何恰当地制备均匀的材料，例如钢、铜合金或铝合金。此外，他们还须面对设备很差的金相实验室，消耗器材的品种也很有限，并且使用所谓的“传统或常规方法”来制备先进的电子产品试样。 一般情况下，常规试样制备方法是从240#碳化硅砂纸开始，先进行磨成平面工序，接着使用600#、 1200#砂纸，然后用0.3 μm 氧化铝进行粗抛光，以及0.05 μm 氧化铝在长绒毛织物上进行最终抛光，这样可获得光亮的表面。制备方法还可能因地而异，甚至还取决于实验室有哪些现成的消耗器材。当今，这种制备方法已经不适于用来制备先进材料。此外，他们也没有想到他们的试样是否好到足以和先进的显微镜或扫描电子显微镜相匹配。 在本文中，我们试图给出各种集成电路（ IC）封装、引线连接，以及其它部件的试样制备方法。 比较好的试样制备方法 我们的出发点是避免产生更多的损伤。 截面显微组织检验对于电子工业的质量控制和失效分析是一个有用的手段。 但是在试样制备过程中，有时不可避免地会对试样施加应力、振动，或使之受热。当我们使试样增加某些额外的损伤时，要区分它是原始缺陷还是试样制备过程中带来的将是困难的。切割 在切割样品以前，我们应当明确地知道， 哪个目标区域是我们所要检验的，以及切割方向或取向。电子封装包括铜引线支架、复合成型材料、硅线夹、金导线、钎料。 有些材料相当脆，使用高速切割机可能会带来更大的损伤。因此，使用 Buehler 公司的 ISOMETTM 型低速切割机可以使切割损伤减至最小。 除了切割机外，切割片的选用也非常重要。一般情况下，低浓度金刚石切割片(用 LC 表示)适于切割硬而脆的材料，例如陶瓷、 电子封装、半导体等，这是由于为了达到合理的切割速率，需要单颗金刚石磨料承受高负载。 图 1 示出不同金刚石切割片中金刚石磨料的相对尺寸。图 2 示出硅晶片切割表面的明视场显微组织照片。由图 2c 可以看出，使用 5LC  HYPERLINK 金刚石切割片可以获得最佳切割效果，但是在有些情况下，使用较细的磨料可能会使切割时间显著增长。为了切割 IC 封装， 10LC 系列切割片在合理的切割时间内能给出满意的结果（请参看 Scott Holt 撰写的文章，刊登于 Buehler 公司的技术评论（ Tech-Note），第 3 卷，第 1 期）。 镶嵌 在电子产品试样制备中，镶嵌材料的选用也是一个重要的课题。毫无疑问，热镶嵌方法不适于电子产品试样。如果试样中含有某些脆性材料，例如硅线夹或陶瓷电容等，当受到压力和热时就会开裂；另外，当试样受到重压力时产生分层现象也并非不常见。另一方面，当我们选用冷镶嵌材料时，以下几点准则对我们会有帮助：（ 1） 低峰值温度---为了避免引起热损伤。通常情况下，由于大多数电子产品试样对于受热相当敏感，因此我们不推荐使用峰值温度超过 90°C 的镶嵌材料。另一方面，当我们将树脂与固化剂混合时，放热反应就开始了。热就会通过“连锁反应”连续产生。即使混合比例正确，如果二者的混合量太多，过热也会产生，它的粘度也会显著增加，镶嵌物将转为黄色并产生大量气泡。因此，镶嵌树脂混合物的体积不应超过150 毫升。 （ 2） 低收缩（或劈裂） ---冷镶嵌材料固化时会产生收缩。这时在镶嵌材料与试样之间会产生缝隙，在试样进行磨光时，一些磨料（例如砂纸上的碳化硅颗粒）就可能会嵌入此缝隙中，在下一道工序中，这些磨料颗粒又会被拖出而在试样表面上产生一条