基于FPGA的的设计精讲.doc

基于FPGA的的设计 （XC3S200扩充选配类） 一 、只做输入信号引脚定义的钉子接口(注意:只能定为输入信号)。 实验钉子标号引脚号DIR空（没定义）H19P107H18P102CLK2P183CLK3P181CLK4P180CLK5P77CLK6P7633M(时钟)P18430M(时钟)P8050M(时钟)P79二、可做输入输出信号引脚定义的钉子接口。 实验钉子标号引脚号H1P101H2P95H3P93H4P85H5P78H6P64H7P63H8P62三、JP9可做输入输出信号引脚定义的钉子接口（对应JP9接口）。 实验钉子标号引脚号H50P167H51P169H52P172H53P182H54P187H55P191H56P196H57P199四、JP4可做输入输出信号引脚定义的钉子接口（对应JP4接口）。 实验钉子标号引脚号H50P29H51P33H52P35H53P37H54P40H55P43H56P45H57P48五、JP2可做输入输出信号引脚定义的钉子接口（对应JP2接口）。 实验钉子标号引脚号H30P4H31P10H32P12H33P15H34P18H35P20H36P22H37P26六、JP1可做输入输出信号引脚定义的IDE接口 JP1接口引脚号①P5②P7③P11④P13⑤P16⑥P19⑦P21⑧P24七、JP2可做输入输出信号引脚定义的IDE接口 JP2接口引脚号①P4②P10③P12④P15⑤P18⑥P20⑦P22⑧P26八、JP3可做输入输出信号引脚定义的IDE接口 JP3接口引脚号①P28②P31③P34④P36⑤P39⑥P42⑦P44⑧P46九、JP4可做输入输出信号引脚定义的IDE接口 JP4接口引脚号①P29②P33③P35④P37⑤P40⑥P43⑦P45⑧P48十、JP5可做输入输出信号引脚定义的IDE接口 JP5接口引脚号①P103②P113③P115④P117⑤P120⑥P123⑦P125⑧P128十一、JP6可做输入输出信号引脚定义的IDE接口 JP6接口引脚号①P108②P111③P114④P116⑤P119⑥P124⑦P126⑧P130十二、JP7可做输入输出信号引脚定义的IDE接口 JP7接口引脚号①P137②P138③P141④P143⑤P144⑥P147⑦P149⑧P152十三、JP8可做输入输出信号引脚定义的IDE接口 JP8接口引脚号①P133②P135③P138④P140⑤P146⑥P148⑦P150⑧P154十四、JP9可做输入输出信号引脚定义的IDE接口 JP9接口引脚号①P167②P169③P172④P182⑤P187⑥P191⑦P196⑧P199十五、JP10可做输入输出信号引脚定义的IDE接口 JP10接口引脚号①P165②P168③P171④P175⑤P176⑥P189⑦P190⑧P194十六、JTAG定义的IDE接口 JTAG接口定义①TCK②GND③TDO④+3.3V⑤TMS⑥GND⑦NULL⑧NULL⑨TDI⑩GND 十七、IPCore 8255对应IDE接口定义 8255_ipcore定义A0H19(P107)A1H18(P102)CsClk2(P183)RdClk3(P181)RsetClk4(P180)WdClk5(P77)Data[0:7]JP8PA[0:7]JP9PB[0:7]JP2PC[0:7]JP4Test(30M)P101Test(50M)P95Test(33M)P93 十八、JP1、JP2对应IDE接口原理图 JP3、JP4对应IDE接口原理图 JP5、JP6对应IDE接口原