第二章DSP硬件结构.ppt

第二章 TMS320C45x DSP硬件结构;系统控制;读/写方式;CLKOUT1;;三、中央处理单元;3、1 算术逻辑运算单元;;MUX;To accumulator A/B; 比较、选择和存储单元（CSSU）完成累加器的高位字和低位字之间的最大值比较，即选择累加器中较大的字并存储在数据存储器中，改变状态寄存器ST0中的测试/控制位和传送寄存器（TRN）的值。同时，CSSU利用优化的片内硬件促进Viterbi型蝶形运算。; 指数编码器用于支持单周期指令EXP的专用硬件。在EXP指令中，累加器中的指数值能以二进制补码的形式存储在T寄存器中，范围为bit-8至31。指数值定义为前面的冗余位数减8的差值，即累加器中为消除非有效符号位所需移动的位数。当累加器中的值超过了32bits，该操作将产生负值。;‘C54x有三个状态和控制寄存器，它们分别为：状态寄存器ST0，状态寄存器ST1和处理器方式状态寄存器PMST。ST0和ST1包括了各种条件和方式的状态，PMST包括了存储器配置状态和控制信息。;块重复作标志位 ;中断向量指针 ;2.7 存储器结构 ;‘5402扩展程序存储器;;E;20;NC NC HCNTL0 VSS BCCLKR0;TI DSP上有5类典型电源引脚： 1、CPU核电源引脚 2、I/O电源引脚 3、PLL电路引脚 4、Flash编程电源引脚（仅C2000系列DSP有） 5、模拟电源引脚（仅C2000系列DSP有） 将DSP上的所有电源引脚连到各自的供电电源上;;DSP系统电源方案;NC NC HCNTL0 VSS BCCLKR0;NC NC HCNTL0 VSS BCCLKR0;（A）外部总线结构 TMS320C54X的外部程序或数据存储器以及I/O扩展的地址和数据总线复用，完全依靠片选和读写选通，配合时序控制完成外部程序存储器、数据存储器和扩展I/O的操作。;CLKOUT;I/O read;NC NC HCNTL0 VSS BCCLKR0;NC NC HCNTL0 VSS BCCLKR0;TMS320C54X提供高速、双向、多通道带缓冲串口Mcbsp，具有以下特点： 充分的双向通信 双倍的发送缓冲和三倍的接收缓冲数据存储器，允许连续的数据流 独立的接收、发送帧和时钟信号 可以直接与工业标准的编码器，模拟界面芯片AICs，其他串形A/D，D/A器件通信连接 具有外部移位时钟发生器及内部频率可编程移位时钟 可以直接利用多种串形协议接口通信，例如： T1/E1，MVIP，H100，SCSA，IOM-2，AC97，IIS，SPI 发送和接收通道数最多可以达到128路 宽范围??数据格式选择，包括8，12，16，20，24，32位字长 利用U律或A律的压缩扩展通信 8位数据发送的高位、低位先发送可选 帧同步和时钟信号的极性可编程 可编程内部时钟和帧同步信号发生器;;地址;NC NC HCNTL0 VSS BCCLKR0;主机接口HPI; HPI存取的接口是由一套寄存器来实现的。完成对接口的设置。DSP和主机都可以访问HPIC。外部主机进一步通过主机地址寄存器HPIA和主机数据寄存器HPID来完成对CPU存储空间的访问。外部主机对这些寄存器的访问是通过外部的控制信号实现的;NC NC HCNTL0 VSS BCCLKR0;high: XC 2,BIO ;检测高电平 B high PORTR #0,@S ;从端口0把数据读到数据存储器单元 。。。 。。。 PORTW #1,@X B high;;2.10 时钟电路; C54内部的PLL兼有倍频和信号提纯的功能，用于高稳定的参考振荡器锁定，可以提供高稳定的频率源。所以，C54X的外部频率源的频率可以比CPU的机器周期CLKOUT的速率低，这样，就能降低因高速开关时钟所造成的高频噪声。; 引脚状态;;IEEE 1149.1 标准扫描逻辑;TCK_RET