8可编程逻辑器件课程.ppt

第八章 可编程逻辑器件 ;8.1 概述;（二）半定制型：是厂家作为通用产品生产，而逻辑功能由用户自行编程设计的ASIC芯片,如可编程逻辑器件（PLD）。其特点是：;基于芯片的设计方法;2.基于PLD设计流程;3.用PLD设计数字系统的特点; （7）系统具有加密功能：多数PLD器件，如GAL或高密度可编程逻辑器件，本身具有加密功能。设计者在设计时选中加密项，可编程逻辑器件就被加密。器件的逻辑功能无法被读出，有效地防止电路被抄袭。;PLD是70年代发展起来的新型逻辑器件，相继出现了;A;下图列出了连接的三种特殊情况:;PLD中用的逻辑图符号; 下图给出最简单的PROM电路图，右图是左图的简化形式。;3.PLD的结构类型;; 每个交叉点都可编程。;4.PLD的分类（按集成度分类）;组合电路和时序电路结构的通用形式 ;组合电路和时序电路结构的通用形式 ;8.3 可编程阵列逻辑器件（PAL）;W0 W1 W2 W3;1. 专用输出结构;用途：产生组合逻辑电路;全加器;2. 可编程I/O输出结构; 这种结构的或门输出经过三态输出缓冲器，可直接送往输出，也可再经互补输出的缓冲器反馈到与阵列输入。即它既可作为输出用，也可作为输入用。用于实现复杂的组合逻辑电路。;3. 寄存器型输出结构：也称作时序结构，如下图所示。;4. 带异或门的寄存器型输出结构：;5. 运算选通反馈输出结构：; PAL器件产品型号说明;Date;8.3.3 PAL的应用举例;输 入;卡诺图化简：; 采用E2CMOS工艺和灵活的输出结构，有电擦除、可反复编程的特性。;GAL和PAL在结构上的区别见下图：; 逻辑图； 引脚图 ;二 、GAL输出逻辑宏单元OLMC的组成;1个或门;;乘积项选择器(2选1);三 、输出逻辑宏单元OLMC组态;(2) 专用组合输出组态【AC0=0，AC1(n)＝0】：如下图所示：;FMUX选中DFF的Q端;（4）反馈组合输出组态：AC0=AC1(n)=1,且SYN=1;（一）优点： GAL是继PAL之后具有较高性能的PLD，和PAL相比，具有以下优点：;（二）GAL器件的缺点;1. EPLD（Erasable Programmable Logic Device）。分为两类：一类是紫外线可擦除的EPLD（采用UVEPROM工艺），另一类是电可擦除EPLD（采用E2PROM工艺）。;EPLD的结构特点 相当于 “与-或”阵列（PAL）+ OLMC 采用EPROM工艺 ??成度提高 ;4. 具有在系统编程能力，不用编程器，使用方便，可靠性高。; EPLD采用EPROM工艺。与GAL相比，大量增加了OLMC的数目，并且增加了对OLMC中寄存器的异步复位和异步置位功能，因此其OLMC使用更灵活。缺点内部互连性较差。;CPLD的宏单元在内部，称为内部逻辑宏单元， EPLD与GAL相似，其逻辑宏单元和I/O做在一起， 因此称为输出逻辑宏单元。;8.7 现场可编程门阵列FPGA;1)IOB;2. CLB;3) 互连资源;2. 编程数据的装载;（一）SRAM结构：可以无限次编程，但它属于易失性元件，掉电后芯片内信息丢失；通电之后，要为FPGA重新配置逻辑，FPGA配置方式有七种，请自行参考有关文献。;3.现场可编程门阵列FPGA的特点;8.8 在系统可编程通用数字开关（ispGDS）;8.9 PLD的编程;二、步骤 抽象（系统设计采用Top-Down的设计方法） 选定PLD 选定开发系统 编写源程序（或输入文件） 调试，运行仿真，产生下载文件 下载 测试 ;isp器件的编程接口（Lattice）;Date