第7章组合逻辑电路精编.ppt

第7章 组合逻辑电路;7.1 组合逻辑电路的分析与设计方法;组合电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）;7.1.1 组合逻辑电路的分析方法;最简与或表达式;逻辑图;真值表;例：分析下图的逻辑功能;(2) 应用逻辑代数化简; (3) 列逻辑状态表;(1) 写出逻辑式; (2) 列逻辑状态表;真值表;;真值表;; 当A=1、B=C=0时，红绿灯亮； 当B=1、A=C=0时，绿蓝灯亮； 当C=1、A=B=0时，红蓝灯亮； 当A = B = C = 0时，三个灯全亮； A、B、C其它情况，三个灯全灭。;逻辑电路; 输 入 输 出; 输 入 输 出; 输 入 输 出; 输 入 输 出; 输 入 输 出;3、用与非门实现:;;7.1.3 组合电路中的竞争冒险;2、消除竞争冒险的方法; 数字集成电路的品种类型 每个系列的数字集成电路都有很多不同的品种类型,用不同的代码表示,例如:; 具有相同品种类型代码的逻辑电路,不管属于哪个系列,它们的逻辑功能相同,引脚也兼容。 例如,7400,74LS00,74ALS00,74HC00,74AHC00都是引脚兼容的4路2输入与非门封装,引脚排列和逻辑图如图2―12所示。 ;本节小结;7.2 加法器;1、半加器;1、全加器;全加器的逻辑图和逻辑符号; 用与门和或门实现; 用与或非门实现;实现多位二进制数相加的电路称为加法器。;2、并行进位加法器（超前进位加法器）;超前进位发生器;加法器的级连;7.2.2 加法器的应用; （1）设计思想(算法） ：逐位比较 逐位比较：只要两数最高位不等， 就可以确定两数大小， 以下各位（包括级联输入）可以为任意值；高位相等，需要比较低位的情况，直至比较最低位。; 设X2、X1、X0 、 Y2、Y1、Y0 为自变量，F为指示信号，当X＞Y时，F=1.;（2）. MSI 4位二进制数并行比较器; 4位二进制数并行比较器7485真值表; 若A、 B两数的各位均相等， 输出状态则取决于级联输入端的状态。可以看出，级联输入的信号是扩展低位的比较结果。因此，当没有更低位参与比较（即单个芯片使用）时，芯片的级联输入端(a＞b)(a＝b)(a＜b)应该接010(表示更低位相等），以便在A、 B两数相等时， 产生A＝B的比较结果输出。 这一点在使用时必须注意。 ;(3). 比较器的扩展与应用 ①比较器的扩展; 图3-7 7位二进制比较器; ②比较器的应用 利用比较器的“比较”功能，可以实现一些特殊的数字电路。 【例3 - 4】用7485构成4位二进制数的判别电路，当输入二进制数B3B2B1B0≥(1010)2时，判别电路输出 F为1，否则输出F为0。 解：将输入二进制数B3B2B1B0与(1001)2进行比较，即将7485 的A输入端接B3B2B1B0，B输入端接(1001)2，则当输入二进制数B3B2B1B0≥(1010)2 时，比较器A＞B端输出为1。因此，可用A＞B端作为判别电路的输出F，电路连接如图所示。; 图3-8 例3-4的判别电路 ;7.3 编码器;实现编码操作的电路称为编码器。;逻辑表达式;2、3位二进制优先编码器;逻辑表达式;逻辑图;2、集成3位二进制优先编码器;集成3位二进制优先编码器74LS148的真值表;集成3位二进制优先编码器74LS148的级联;7.3.2 二-十进制编码器;逻辑表达式;2、8421 BCD码优先编码器;逻辑表达式;逻辑图;3、集成10线-4线优先编码器;本节小结;7.4 译码器;把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。;1、3位二进制译码器;逻辑表达式;2、集成二进制译码器74LS138;真值表;3、74LS138的级联;　　二-十进制译码器的输入是十进制数的4位二进制编码???BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。;真值表;逻辑表达式;将与门换成与非门，则输出为反变量，即为低电平有效。;２、集成8421 BCD码译码器74LS42;7.4.3 显示译码器;b=c=f=g=1，a=d=e=0时;2、显示译码器;;b的卡诺图;d的卡诺图;f的卡诺图;逻辑表达式;逻辑图;2、集成显示译