电子技术8组合逻辑电路精编.ppt

组合逻辑电路; 组合逻辑电路;组合逻辑电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）。;1.1 组合逻辑电路的分析;最简与或表达式;逻辑图;真值表;逻辑图;真值表;逻辑图;真值表;1.2 组合逻辑电路的设计; 2 ;真值表; 2 ; 5 ;真值表; 3 ;例 旅客列车按发车的优先级别依次分为特快、直快和普客3种，若有多列列车同时发出发车的请求，则只允许其中优先级别最高的列车发车。试设计一个优先发车的排队逻辑电路。; 2 ; 3 ;例 使用与非门设计一个3输入、3输出的组合逻辑电路。输出F1、F2、F3为3个工作台，由3个输入信号A、B、C控制，每个工作台必须接收到两个信号才能工作：当A、B有信号时F1工作，B、C有信号时F2工作，C、A有信号时F3工作。; 2 ; 3 ;（1）半加器;（2）全加器;全加器的逻辑图和逻辑符号;实现多位二进制数相加的电路称为加法器。;2.2 数值比较器;逻辑表达式;3.1 二进制编码器;逻辑表达式;;输入10个互斥的数码输出4位二进制代码;逻辑表达式;;在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。;逻辑表达式;逻辑图;4.1 二进制译码器;3位二进制译码器;逻辑表达式;集成二进制译码器74LS138;输入：自然二进制码;例 用3/8线译码器74LS138和两个与非门实现全加器。;因此得出：;　　二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。;真值表;逻辑表达式;数码显示器;;b=c=f=g=1，a=d=e=0时;显示译码器真值表;5 数据选择器和数据分配器;5.1 数据选择器; 数据选择器;逻辑图;CT74LS153功能表;集成8选1数据选择器74LS151;CT74LS151功能表;用CT74LS151型8选1数据选择器实现逻辑函数式 Y=AB+BC+CA; 将输入变量A、B、C分别对应地接到数据选择器的选择端 A2 、A1 、 A0。由状态表可知, 将数据输入端D3 、D5 、 D6 、 D7 接“1”,其余输入端接“0”,即可实现输出Y, 如图所示。。;例 分别用8选1数据选择器74LS151和4选1数据选择器74LS153实现逻辑函数：;（2）用4选1数据选择器74LS153实现。 以A、B为变量列出函数的真值表。 将输入变量A、B分别对应地接到74LS153的2个地址输入端A1、A0。对照函数的真值表和74LS153的真值表可知，将数据输入端D0接C、D1接C、D2接低电平0、D3接高电平1即可。;5.2 数据分配器; 数据分配器;逻辑图;数据分配器的功能表