半导体存贮器(第4章)研究.ppt

微机原理及应用A;第4章 半导体存贮器 ;4.1 概述;1. 读写存贮器RAM，按制造工艺分： (1) 双极型RAM：存取时间短，几至几十纳秒，但集成度低，功耗大，价格高。（集成度低、速度快、价格高） (2) 金属氧化物(MOS)RAM，分为静态RAM和动态RAM （集成度高、速度慢、价格低） a. SRAM：存取时间为几十至几百纳秒，集成度较高，功耗较双极型低，价格较便宜。 b. DRAM：容量大，价格低，但需要定时刷新。 2. 只读存贮器ROM (1) 掩模工艺ROM (2) 可一次编程ROM (OTPROM) (3) 可擦去的PROM (EPROM，E2PROM);4.1.2 存贮器的主要性能指标 1. 存贮容量:以存储单元个数×每个存储单元存储数据的位数表示。如：8K ×8bit；256K ×1bit等。 2. 存取时间：存取芯片中某一个单元数据所需要的时间；要求CPU提供给RAM芯片的读写时间要长于RAM所要求的存取时间，否则计算机无法正常工作。 3. 可靠性：以平均无故障时间（MTBF）来确定，通常在500万小时以上。 4. 功耗 5. 价格;4.2 读写存贮器(RAM); 图4.1 6264引脚图; (1) 8K×8bit的CMOSRAM芯片 ① 引线功能。6264(6164)有28条引出线，它们包括： A0~A12为13条地址信号线。（寻址8K） D0~D7为8条双向数据线。 ，CS2为两条片选信号的引线。 为输出允许信号。 是写允许信号。 NC为没有使用的空脚。芯片上还有+5V电压和接地线。 ; 表4.1 6264真值表 ; SRAM6264数据写入波形 ; SRAM6264数据读出波形 ;2. 连接使用 使用时，按规定的内存地址范围，将存储器芯片正确连接到总线上。而片选信号由高位地址和控制信号译码形成，它们决定该芯片在内存的地址范围。 (1) 全地址译码方式 全地址译码方式使存储器芯片的每一个存储单元唯一地占据内存空间的一个地址，或者说利用地址总线的所有地址线来唯一地决定存储芯片的一个单元。 从图4.2可以看到，6264这一8KB的芯片唯一地占据从F0000H到F1FFFH这8KB内存空间；芯片的每一个存贮单元唯一地占据上述地址空间中的一个地址。该图用在CPU最大模式下。 ; 图4.2 SRAM6264的全地址译码连接 ; 图4.3 另一种译码器 （利用或门）; (2)部分地址译码方式 首先，让我们看一下图4.4所示的6264的连接图。 分析图4.4所示的连接图，可以发现，此时的8KB芯片6264所占据的内存地址空间为 ? DA000H~DBFFFH ;8k DE000H~DFFFFH ;8k FA000H~FBFFFH ;8k FE000H~FFFFFH ;8k ;图4.4 SRAM 6264的部分地址译码连接; 由于少用了地址线参加译码，一块8KB的芯片占据了多个8KB的地址空间，从而地址产生了重叠区，破坏了地址空间的连续性并减小了总的地址空间，但译码相对较简单。 通常若参加译码的高地址愈少，译码愈简单，一块芯片所占的内存地址空间就愈多。极限情况，只用一条高位地址线接在片选信号端。 (3) 译码器电路 在工程上常用的译码电路还有如下几种类型： ①利用厂家提供的现成的译码器芯，如74LS138，74LS154。 ②利用厂家提供的数字比较器芯片。方便改变地址 ③利用ROM做译码器。适于批量生产 ④利用PLD。GAL16V8、LATTICE1032等 ，便于保密。 ;3. 静态RAM连接举例 图4.5中，使用一块3-8译码器芯片(74LS138或8205