电子科技大学集成电路实验——模拟集成电路研究报告.docVIP

CMOS模拟集成电路设计及HSPICE使用 实验学时：4学时 实验一 CMOS工艺参数测量 一、实验目的： 学习和掌握EDA仿真软件Hspice；了解CMOS工艺技术及元器件模型，掌握MOSFET工作原理及其电压电流特征；通过仿真和计算，获得CMOS中NMOS和PMOS的工艺参数，为后续实验作准备。 二、实验内容： 通过Hspice仿真，观察NMOS和PMOS管子的I-V特性曲线； 2）对于给定长宽的MOSFET，通过Hspice仿真，测得几组栅-源电压、漏-源电压和漏-源电流数据，代入公式，求得对应的工艺参数 。 三、实验结果： 本实验中所测试的NMOS管、PMOS管L=1u，W由学号确定。 先确定W。W等于学号的最后一位，若学号最后一位=0，则W=10u。所以，本实验中所测试的NMOS管、PMOS管的尺寸为：L=1u，W=（ 8 ）u。 测0.5um下NMOS和PMOS管的I-V特性曲线 所用工艺模型是 TSMC 0.50um。 所测得的Vgs=1V时，NMOS管Vds从0V到2.5V变化时的I-V特性曲线为： 所测得的Vds=1.2V时，NMOS管Vgs从0V到2.5V变化时的I-V特性曲线为： 所测得的Vsg=1V时，PMOS管Vsd从0V到2.5V变化时的I-V特性曲线为： 所测得的Vsd=1.2V时，PMOS管Vsg从0V到2.5V变化时的I-V特性曲线为： （2）计算TSMC 0.50um工艺库下mos管对应的工艺参数 测试NMOS管相关参数，Hspice中仿真用源文件（.sp文件）为： NOMS I-V Characteristic M1 OUT IN 0 0 CMOSn L=1U W=8U VIN IN 0 1 VOUT OUT 0 1.2 .OPTIONS LIST NODE POST *.DC VOUT 0 2.5 0.1 .DC VIN 0 2.5 0.1 *.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2 .PRINT DC I(M1) .LIB C:\synopsys\project\tsmc_050um_model.lib CMOS_MODELS .END 所测得的NMOS管电流曲线为： 所测的数据如下表： IdsVds1V1.5VVgs1V65．4uA66．51.2V14．014．4根据公式，计算，分别为： 测试PMOS管相关参数，Hspice中仿真用源文件（.sp文件）为： POMS I-V Characteristic M1 OUT IN Vdd Vdd CMOSP L=1U W=8U VIN Vdd IN 1 VOUT Vdd OUT 1.2 .OPTIONS LIST NODE POST *.DC VOUT 0 2.5 0.1 .DC VIN 0 2.5 0.1 *.DC VOUT 0 2.5 0.1 VIN 0.8 1.0 0.2 .PRINT DC I(M2) .LIB C:\synopsys\project\tsmc_050um_model.lib CMOS_MODELS .END 所测得的PMOS管电流曲线为： 所测的数据如下表： IsdVsd1V1.5VVsg1V1．171．181.2V4．875．15计算TSMC 0.50um 工艺中 pmos 参数，分别为： 综上所述，可得： TSMC 0.50um 工艺参数0.0280.0170.37V0.927V 四、思考题 不同工艺，不同。较小的工艺，值较大，为什么？ 答：减小量为△L,那么实际沟道长度就为L=L-△L，L实际上是Vds的函数，1/L≈（1+△L/L）/L，假设△L/L和Vds之间是线性关系，△L/L=λVds，通常用λ表示沟道长度调制系数。沟道长度调制使Id/Vds的特性曲线出现非零斜率这样就使得源极和漏极之间的电流源不理想。参数λ表示给定的Vds增量所引起的沟道长度的相对变化量，所以对于较短的沟道（较小的工艺）λ较大。 实验二 CMOS差分放大器设计 实验目的 学习和掌握CMOS 差分放大器的增益估算的基本原理；了解CMOS 差分放大器的-3dB频率特性；学习和掌握计算CMOS 差分放大器ICMR的方法；熟练掌握CMOS 差分放大器的设计步骤和仿真方法。 实验内容 用TSMC 0.5um工艺设计差分放大器，要求满足以下条件： 电源电压 转换速率 -3dB带宽 小信号增益 输入共模范围 功耗 TSMC 0.5um工艺参数可用实验一中所测值，如下表所示： TSMC 0.5um 工艺参数 PMOS电流镜像负载的差分集成放大器的电路如下图所示