EDA技术实用教程VHDLVHDL设计进阶重点.ppt

下载文档 降价啦

3
0
约小于1千字
约 53页
2016-07-30 发布于湖北
举报
版权申诉
保障服务

EDA技术实用教程VHDLVHDL设计进阶重点.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

第6章VHDL设计进阶;数据对象;常数;If rst=‘1’ then cqi:=(others=’0’); Elsif clk’event and clk=‘1’ then if en=‘1’ then if cqi9 then cqi:=cqi+1; else cqi:=(others=’0’); end if; end if; End if; If cqi=9 then cout=‘1’; Else cout=‘0’; End if; ;变量;信号;多个驱动源;进程中的信号和变量; 例6-1,6-2;例6-3,6-4;例6-3,6-4;例6-5;例6-6;例6-7;信号延时的影响;例6-8;例6-8;例6-8;例6-8;信号赋值;例6-9三态门;例6-9三态门;‘Z’的问题;双向端口;例6-10;例6-10;例6-10综合结果;例6-10存在的问题;例6-11;例6-11综合结果;三态总线电路的设计;例6-12;例6-12;例6-12;例6-12;例6-13;例6-13;例6-13;;;;;进程语句—process语句;;process语句的特点;process语句的特点;例6-16;例6-16; a temp b c data_out selx sely;a 的变化只会导致第二个语句执行;仿真延时;;作业