可控进制计数器设计与实验.doc

课程设计说明书 题 目：可控进制计数器设计与实验 学生姓名： 学 院：信息工程学院 班 级： 指导教师： 二○一五年九月十五日 摘 要 计数器是数字系统中应用最广泛的时序逻辑部件之一，所谓计数器就是计算输入脉冲的个数。本文设计了一个由信号控制的变进制计数器，其主要内容是通过滤波器作用，将频率为50+1kHz的模拟信号分为50Hz和1kHz的两个信号。再将两个模拟信号通过放大电路放大，又经过反向器整形转换成时钟脉冲信号，最后通过两个不同的计数器计数显示，从而确定对应的信号类型及频率。该方案用Multisim进行了仿真和测试，后又通过在实验室进行实测，进一步验证了该方案的正确性和可行性。此方案具有电路思路简单、系统可靠性高、实现容易等特点。 关键词：计数器；可控进制 ；滤波器 Abstract The counter?is one of?the most widely used?temporal logic?components?in a digital system,?the so-called?counter?is?the calculation of the input?pulse number.?This paper describes the design of a?signal from?co