(word)流水线乘法器.docxVIP

EDA课程设计报告 题目： 流水线乘法器的混合输入设计班级： 学号： 姓名： 年 月 日目录?一 设计任务及目标21.1程序设计目标：31.2程序运行环境：3?二 程序工作原理32.1程序原理32.2 程序电路：4?三 程序编译与调试43.1程序设计过程：43.2 程序编译：63.3 结果分析：7?四 课程总结74.1 程序优缺点：74.2 学习感悟：8?五 参考文献8一 设计任务及目标1.1程序设计目标：流水线是让生产制造变得有条有序的一种生产模式和机器，大大的提高生产率，是现代化企业最常用的方式！那么生产中有些流水线就是以乘法为基本计算，所以我们的目标就是设计一个乘法流水线程序。1.2程序运行环境：本次我们的程序都是在Quartus Ⅱ软件为编译环境下进行的。二 程序工作原理2.1程序原理8位流水线乘法累加器的设计是以原理图为工程，以VHDL文本描述和宏功能模块混合输入实现的。LIBRARY IEEE; --调用IEEE库USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ADDER16B IS --定义输入输出 PORT(CIN:IN STD_LOGIC; A,B:IN STD_LOGIC_VECTOR(15 DOWNTO 0); S :OUT STD_LOGIC_VECTOR(15 DOWNTO 0); COUT:OUT STD_LOGIC);END ADDER16B;ARCHITECTURE behav OF ADDER16B IS SIGNAL SINT:STD_LOGIC_VECTOR(16 DOWNTO 0);--定义输入信号 SIGNAL AA,BB:STD_LOGIC_VECTOR(16 DOWNTO 0);BEGIN AA=0A; BB=0B;--并置即加法运算 SINT=AA+BB+CIN; S=SINT(15 DOWNTO 0);--输出A+B COUT=SINT(4);--输出倒数第五位数END behav;2.2 程序电路：三 程序编译与调试3.1程序设计过程：①把上面的加法器原理图文件（此处命名为ADDER16B），执行File→Create/Update→Create Symbol Files for Current File生成元件符号并存盘待高层次的使用。 ②设计顶层原理图文件（命名为muladd）设计。在原理图中调入上面设计好的加法器ADDER16B，之后调入乘法器宏单元模块LMP_MULT，在LPM宏单元编辑窗口，选择此乘法器有流水线功能结构，从而产生控制流水线寄存器的时钟信号clock。并且选中Use dedicatied multiplier circuitry单选按钮，这样编译器就可以自动选用此专用的乘法器，从而提高宏逻辑单元LEs。同理调入入宏单元模块LMP_FF，设置名字为FFO： 以下为乘法器模块及模块建立过程：以下为8位寄存器模块及模块建立过程：③然后按照电路图连线如图所示：3.2 程序编译：工程仿真过程：工程仿真波形设置如下：（在这里我们把其输入定义为递增的信号，方便观察，实际中可以根据需要设计）3.3 结果分析： 仿真后波形如图所示：由波形可见，clock的第一个上升沿锁存器锁入乘数0，所以下个S=0×0+1×1=1(0001),cout=0。之后的上升沿来临后s=1+2×2=5（0101），cout=0。当s=25（11001）时，cout=1。该仿真存在仿真延迟，但是时序正确，从而也验证了该乘法累加器的正确性。四 课程总结4.1 程序优缺点：①优点：该设计包含了基础的VHDL说明程序，同时也运用到了LPM宏单元，最终以原理图形式来构造完整系统。运用了程序中涵盖的LPM能够灵活的设置从而可以节省时间，同时为仿真带来时间和空间的节省。②不足：我们在仿真波形中可以看出，输出存在明显的仿真延时！4.2 学习感悟：通过设计过程，我们能够体会到Quartus Ⅱ软件在仿真过程中的灵活性，同时让我们更加理解与掌握设计过程。同时我们学到了面对问题，要多灵活思考，综合解决问题，争取在要求的基础上，更加方便。五 参考文献EDA技术与VHDL（第三版）————————————潘松 黄继业课程设计模板———————————————————百度文库Word目录生成———————————————————百度知道