抗辐射技术调研.ppt

可行性 哈工大 0.25um下 电路/版图级抗辐射组合电路单元设计 自恢复寄存器单元设计 高可靠SRAM单元及电路设计 基于国内商业IC生产线完成抗辐射SoC设计是完全可行的！ 常用方法 抗剂量率引起的SEL 抗SEL有以下几种方法： 使P型衬底充分接地，N型衬底充分接电源 用场隔离方法设计抗闩锁电路 采样外延衬底 其中，最有效的方法是从工艺入手，在N+或P+为衬底的高阻外延片上制作CMOS电路，在版图设计时，在阱内增加埋层，P阱加P+埋层，N阱增加N+埋层 常用方法 抗总剂量效应引起的阈值损伤 采用无场区或场区加环的设计方法，减少场区漏电流。其中环形栅设计不存在场区漏电，能有效提高抗总剂量效应。工艺上，可采样加固的栅氧化层降低空穴捕获率，采用场区加固技术降低边缘漏电流。此外，薄氧化层对提高器件的抗总剂量能力十分有效。一般情况下，0.18微米以下工艺具有本征抗100Krad总剂量能力。 常用方法 抗辐射电路设计原则 晶体管比例变化：P管和N管的W/L从2.0~2.5增加到2.5~3.0. 输出负载能力的变化:驱动器件的W/L提高10%~25% 避免使用动态逻辑:辐射产生的光电流会使动态电路节点电荷丢失，引起功能失效。 体效应因素：串联晶体管最大为4个，一般商用最大为8个，使用更多的逻辑级，增加芯片面积 尽可能避免使用传输门电路 谢 谢！ * * * * * * * * * * * * * * * * * * 0.18um工艺本征免疫力100Krad * * * Reverse-Body Bias for Leakage and TID Mitigation * * 抗辐射技术调研 1.总剂量效应 2.单粒子效应 3.测试方法 4.研究内容 总剂量效应 总剂量效应（TID）：γ光子或高能离子在集成电路的材料中电离产生电子空穴对，电子空穴随即发生复合、扩散和漂移，最终在氧化层中形成氧化物陷阱电荷或者在氧化层与半导体材料的界面处形成界面陷阱电荷，使器件的性能降低甚至失效 总剂量效应 TID加固设计技术：环形栅、加保护环和H结构、源／漏注入控制在薄氧区域、采用无边缘N型晶体管等 总剂量效应 国外文献报导： 随着IC集成规模和加工精度的提高，栅氧的厚度逐渐减小，TID效应也在减小。当栅氧的厚度低于10nm时，栅氧的TID加固就不存在了，主要的加固问题放在场氧的横向结构，用浅槽隔离方法(STI)来解决。当CMOS沟道长度100nm、栅氧的厚度低于4nm时，TID效应引起的阈值电压漂移已不再是问题 基于薄SiO2的栅介质不再受标准辐射引起的影响（如在氧化物层中堆集正电荷和形成界面态）的困扰，使得其在本质上就能强力抗御总剂量损伤。 对于特征尺寸相当的极小尺寸器件（最大约几百纳米），重离子在栅介质中诱发的离化损伤可能引起辐射致漏电流（RILC）、辐射致软击穿（RSB）、单次栅断裂（SEGR）或潜在损伤的产生，微剂量效应是重离子撞击产生的，较之TID损伤，它以更为局部的方式引起充电和缺陷生成。 总剂量效应 抗瞬态辐照加固技术： 体硅CMOS采用外延层技术和特殊设计技术 SOI工艺比体硅器件抗瞬态辐射性能好，但TID较弱，因此，需要增加与体硅相同的抗电离总剂量加固技术 总剂量效应 商用工艺线实现加固： 对指标为l00 krad(Si) MOS ICs，可以通过加固设计采用商用生产线生产 在0.8um CMOS工艺线采用特殊的加固设计技术后，门阵列芯片的总剂量容限超过了l00 krad(Si)，无单粒子闭锁现象发生，单粒子翻转的LET阈值大于50MeV／(mg／cm2) 龙芯在ST0.18um工艺生成了基于三模冗余的抗100krad（Si）的加固芯片 单粒子效应 单粒子效应（SEE）：是指高能带电粒子在穿过微电子器件的灵敏区时，沉积能量，产生足够数量的电荷，这些电荷被器件电极收集后，造成器件逻辑状态的非正常改变或器件损坏 单粒子翻转（SEU）、单粒子闩锁（SEL）、单粒子烧毁（SEB）、单粒子瞬态脉冲（SET）、单粒子功能中断（SEFI） 单粒子效应 单粒子效应（SEE）加固：工艺级、系统级、电路级、版图级各层次上进行。 双阱工艺，降低栅氧化层的厚度，增加P阱和N衬底的掺杂浓度以及降低外延层厚度 SOI工艺，由于衬底绝缘特性，自然具有抗SEL的特性 单粒子效应 单粒子效应（SEE）加固：工艺级、系统级、电路级、版图级各层次上进行。 系统级可以采用三模冗余、软件容错、差错控制（EDAC）等 电路级可以采用各种抗辐射单元：DICE存储单元、ROCK单元、WHIT单元、LIU单元、HIT单元、HAD单元等 版图级：隔离、加大间距、版级的容错等 单粒子效应 抗辐射单元结构： 单粒子效应 抗辐射单元结构