数字电子技术第四章 组合逻辑电路.ppt

第四章组合逻辑电路 ◆ 组合逻辑电路和时序逻辑电路 ◆ 某时刻组合逻辑电路的输出信号只是同时刻输入信号的函数，与该时刻以前的输入状态无关，电路中无反馈回路，无记忆功能。 ◆ 组合逻辑电路的分析过程 4.1 组合逻辑电路的分析 (1) 由给定的逻辑电路图， 写出输出端的逻辑表达式； (2) 列出真值表； (3) 从真值表概括出逻辑功能； (4) 对原电路进行改进设计， 寻找最佳方案(这一步不一定都要进行)。 例 1 已知逻辑电路如图 所示，分析其功能。 解 第一步：写出逻辑表达式。 前级→后级 (或后级→前级 ) 第二步： 列出真值表。  第三步： 逻辑功能描述——三输入变量多数表决器。 第四步： 检验该电路设计是否最简，并改进。 ABC AB AC BC F 000 001 010 011 100 101 110 111 0 0 0 0 0 0 1 1 0 0 0 0 0 1 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 1 1 1 例 2 分析下图 所示电路的逻辑功能。 解 第一步：写出函数表达式。 第二步： 列真值表。 第三步： 功能描述。 二变量的异或电路。 第四步：改进设计。 应改进，用一个异或门即可。 例 3 分析如图 所示电路。 解 第一步：写出函数表达式。 第二步： 列真值表。 第三步： 功能描述。全加器。 ◆ 组合逻辑电路设计的一般步骤 4.2 组合逻辑电路的设计 (1) 文字描述 → 真值表 作出真值表前要仔细分析解决逻辑问题的条件， 作出输入、输出变量的逻辑规定，然后列出真值表。 (2) 函数化简 化简形式应依据选择什么门而定。 (3) 画出逻辑电路图。 例 4 设计三变量表决器，其中A具有否决权。 解： 第一步：列出真值表。 设A、B、C分别代表参加表决的逻辑变量，F为表决结果。规定：A、B、C为 1 表示赞成， 为 0 表示反对。F=1 表示通过，F=0 表示被否决。 第二步： 函数化简（选用与非门） 第三步：逻辑电路 例 5 设计一个组合电路，将 8421BCD码变换为余 3 代码。 解 这是一个码制变换问题，由于均是BCD码，故输入输出均为四个端点。 第一步：列出真值表。 第二步： 函数化简 第三步：逻辑电路 4.3 常用中规模组合逻辑部件的原理和应用 表 4 – 6 集成电路的划分 4.3.1 半加器与全加器 1. 半加器设计 A B S Ci+1 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 框图 真值表 逻辑表达式 逻辑图 2. 全加器设计 框图 Ai Bi C i-1 Si C i+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 真值表 函数变换过程 逻辑图 用异或门构成全加器 ◆ 用与或非门组成全加器 Ai Bi C i-1 Si C i+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1